武汉创维特arm教学系统07嵌入式硬件平台设计53475.pptxVIP

嵌入式系统教案武汉创维特信息技术有限公司 提纲第五章 嵌入式硬件平台设计1嵌入式系统体系结构设计S3C44B0X概述2系统的硬件选型及电路设计34印刷电路板的设计5硬件系统的调试67嵌入式系统体系结构设计嵌入式系统的软硬件框架Linux、uCLinux、uC/OS-II等串口、并口、USB、以太网等LED、LCD、触摸屏、鼠标、键盘等嵌入式系统体系结构设计嵌入式系统的开发步骤嵌入式系统体系结构设计嵌入式系统的开发步骤系统需求分析：确定设计任务和目标，并提炼出设计规格说明书，作为正式设计指导和验收的标准。系统的需求一般分功能性需求和非功能性需求两方面。功能性需求是系统的基本功能，如输入输出信号、操作方式等；非功能需求包括系统性能、成本、功耗、体积、重量等因素。体系结构设计：描述系统如何实现所述的功能和非功能需求，包括对硬件、软件和执行装置的功能划分以及系统的软件、硬件选型等。一个好的体系结构是设计成功与否的关键。嵌入式系统体系结构设计嵌入式系统的开发步骤硬件/软件协同设计：基于体系结构，对系统的软件、硬件进行详细设计。为了缩短产品开发周期，设计往往是并行的。系统集成：把系统的软件、硬件和执行装置集成在一起，进行调试，发现并改进单元设计过程中的错误。系统测试：对设计好的系统进行测试，看其是否满足规格说明书中给定的功能要求。嵌入式系统体系结构设计JX44B0教学系统的硬件组成本章将以武汉创维特公司生产的JX44B0教学系统为原型，详细分析系统的硬件设计步骤、实现细节以及调试技巧等。S3C44B0X概述S3C44B0X内部结构图S3C44B0X概述S3C44B0X片上资源ARM7TDMI核、工作频率66MHz；8KB Cache，外部存储器控制器；LCD控制器；4个DMA通道；2通道UART、1个多主I2C总线控制器、1个IIS总线控制器；5通道PWM定时器及一个内部定时器；71个通用I/O口；8个外部中断源；8通道10位ADC；实时时钟等。S3C44B0X概述S3C44B0X特性内核:2.5V I/O : 3.0 V 到 3.6 V最高为66MHz160 LQFP / 160 FBGAS3C44B0X概述S3C44B0X的引脚分布图S3C44B0X概述S3C44B0X的引脚信号描述 － 总线控制信号S3C44B0X概述S3C44B0X的引脚信号描述 － DRAM/SDRAM/SRAMS3C44B0X概述S3C44B0X的引脚信号描述 － LCD控制信号S3C44B0X概述S3C44B0X的引脚信号描述 － TIMER/PWM控制信号S3C44B0X概述S3C44B0X的引脚信号描述 －中断控制信号S3C44B0X概述S3C44B0X的引脚信号描述 － DMA控制信号S3C44B0X概述S3C44B0X的引脚信号描述 － UART控制信号S3C44B0X概述S3C44B0X的引脚信号描述 － IIC-BUS控制信号S3C44B0X概述S3C44B0X的引脚信号描述 － IIS-BUS控制信号S3C44B0X概述S3C44B0X的引脚信号描述 － SIO控制信号S3C44B0X概述S3C44B0X的引脚信号描述 － ADCS3C44B0X概述S3C44B0X的引脚信号描述 － GPIOS3C44B0X概述S3C44B0X的引脚信号描述 － 复位和时钟信号S3C44B0X概述S3C44B0X的引脚信号描述 － JTAG测试逻辑S3C44B0X概述S3C44B0X的引脚信号描述 － 电源S3C44B0X概述S3C44B0X的存储器映射特殊功能寄存器SROM为ROM或SRAM系统的硬件选型及电路设计S3C44B0X芯片及引脚分析S3C44B0X共有160只引脚，采用QFP封装具有大量的电源和接地引脚，以及地址总线、数据总线和通用I/O口，以及其他的专用模块如UART、IIC等接口在硬件系统的设计中，应当注意芯片引脚的类型， S3C44B0X的引脚主要分为三类，即：输入（I）、输出（O）、输入/输出（I/O）输出类型的引脚主要用于S3C44B0X对外设的控制或通信，由S3C44B0X主动发出，这些引脚的连接不会对S3C44B0X自身的运行有太大的影响输入/输出类型的引脚主要是S3C44B0X与外设的双向数据传输通道系统的硬件选型及电路设计电源电路设计－DC-DC转换芯片有很多DC-DC转换器可完成到3.3V的转换，如Linear Technology的LT108X系列。常见的型号和对应的电流输出如下： LT1083 7.5A LT1084 5A LT1085 3A LT1086 1.5A有很多DC-DC转换器可完成到2.5V的转换，常用的如Linear Technology的LT1761。系统的硬件选型及电路设计电源电路设计－3