介绍半导体存储器电子教案.ppt

  1. 1、本文档共47页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
DRAM 4116的刷新 TRC TCRP TRAS 高阻 TASR TRAH 行地址 地址 DIN CAS RAS 采用“仅行地址有效”方法刷新 行地址选通RAS*有效,传送行地址 列地址选通CAS*无效,没有列地址 芯片内部实现一行存储单元的刷新 没有数据从数据线输出 存储系统中所有芯片同时进行刷新 DRAM必须每隔固定时间就刷新 DRAM芯片2164 存储容量为 64K×1 16个引脚: 8 根地址线A7~A0 1 根数据输入线DIN 1 根数据输出线DOUT 行地址选通 -RAS 列地址选通 -CAS 读写控制 -WE NC DIN -WE -RAS A0 A2 A1 GND VSS -CAS DOUT A6 A3 A4 A5 A7 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 5.3 只读存储器ROM 掩膜ROM:信息制作在芯片中,不可更改 PROM:允许一次编程,此后不可更改 EPROM:用紫外光擦除,擦除后可编程;并允许用户多次擦除和编程 EEPROM(E2PROM):采用加电方法在线进行擦除和编程,也可多次擦写 Flash Memory(闪存):能够快速擦写的EEPROM,但只能按块(Block)进行擦除 目录 上页 下页 结束 * 第5章 半导体存储器 5.3 只读存储器 5.4 内存管理 5.5 例题解析 5.2 随机读写存储器 5.1 概述 5.1 概述 微型计算机的存储结构 寄存器——位于CPU中 主存——由半导体存储器(ROM/RAM)构成 辅存——指磁盘、磁带、磁鼓、光盘等大容量存储器,采用磁、光原理工作 高速缓存(CACHE)——由静态RAM芯片构成 本章介绍半导体存储器及组成主存的方法 CPU(寄存器) CACHE (高速缓存) 主存(内存) 辅存(外存) 5.1.1 存储器的分类 (可按存储介质不同、存取方式不同、作用不同来分类)对于半导体存储器分类, 按制造工艺分类 双极型:速度快、集成度低、功耗大 MOS型:速度慢、集成度高、功耗低 按使用属性分类 随机存取存储器 RAM:可读可写、断电丢失 只读存储器 ROM:只读、断电不丢失 5.1.2存储器的性能指标 1.存储器容量 存储1位二进制信息的单元称为1个存储元。对于32MB的存储器,其内部有32M ×8bit个存储元。存储器芯片多为×8结构,称为字节单元 。 在标定存储器容量时,经常同时标出存储单元的数目和每个存储单元包含的位数:存储器芯片容量=单元数×位数 例如,Intel 2114芯片容量为1K×4位,6264为8K×8位。 虽然微型计算机的字长已经达到16位、32位甚至64位,但其内存仍以一个字节为一个单元,不过在这种微型机中,一次可同时对2、4、8个单元进行访问。 2.存取周期 存储器的存取周期是指从接收到地址,到实现一次完整的读出或写入数据的时间,是存储器进行连续读或写操作所允许的最短时间间隔。 3. 功耗 半导体存储器属于大规模集成电路,集成度高,体积小,但是不易散热,因此在保证速度的前提下应尽量减小功耗。一般而言,MOS型存储器的功耗小于相同容量的双极型存储器。例如上述HM62256的功耗为40mW~200 mW。 4. 可靠性 5. 集成度 半导体存储器的集成度是指在一块数平方毫米芯片上所制作的基本存储单元数,常以“位/片”表示,也可以用“字节/片”表示, 6. 其他 读写存储器RAM 类型 构成 速度 集成度 应用 SRAM 触发器 快 低 小容量系统 DRAM 极间电容 慢 高 大容量系统 NVRAM 带微型电池 快 低 小容量非易失 5.2 随机读写存储器 随机存取存储器 静态RAM SRAM 2114 SRAM 6264 动态RAM DRAM 4116 DRAM 2164 5.2.1 静态RAM SRAM 的基本存储单元是触发器电路 每个基本存储单元存储1位二进制数 许多个基本存储单元形成行列存储矩阵 SRAM 一般采用“字结构”存储矩阵: 每个存储单元存放多位(4、8、16等) 每个存储单元具有一个唯一的地址 静态RAM的存储结构 六管基本存储电路 列选线Y 数据线D 数据线D’ T8 T7 行选线X T1 T5 T2 T6 T4 T3 VDD B A 6 管基本存储单元 列选通 SRAM 芯片的内部结构 I/O 行 地 址 译 码 列地址译码 A3 A2 A1 A0 A4 A5 A6 A7 1 0 0 15 15 1 -CS -OE -WE 输入缓冲 输出缓冲 6管基本存储单元 列选通 SRAM芯片2

文档评论(0)

youngyu0329 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档