FPGA时分秒电子钟24小时计.doc

  1. 1、本文档共5页,其中可免费阅读2页,需付费180金币后方可阅读剩余内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
设计一个具有时、分、秒计时的电子钟,按24小时计时。要求: (1)数字钟的时间用六位数码管分别显示时、分、秒; (2)用两个控制键,对数字钟分别进行分、时校正; (3)用Verilog HDL语言设计,用Modelsim软件做功能仿真,用Quartus II综合。 (4)将设计代码和仿真代码写在作业本上。 module countersmh(out,sel,dp,clock_128,clear,corr_min,corr_hour); input clock_128,clear,corr_min,corr_hour; output [6:0] out; output [2:0] s

文档评论(0)

iris + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档