ambaaxi3v10协议中文完整翻译.doc

AMBA AXI 协议 V1.0 规范 1． 介绍 本章讲述了 AXI 协议的架构，以及协议定义的基本事物。包含以下章节： ? 关于 AXI 协议 ? 架构 ? 基本事物 ? 附加特征 1.1 关于 AXI 协议 AMBA AXI 协议的目标是高性能、高频的系统设计，其包含了包含了若干特性，使其能够适应一个高速的亚微互 联。 必威体育精装版的 AMBA 接口的目标是： ? 适合高带宽和低延迟的设计 ? 提供高频操作，无需使用复杂的桥 ? 满足各种组件的接口要求 ? 适合具有高初始延迟的存储控制器 ? 为互连架构实现提供灵活性 ? 向后兼容现有 AHB 和 APB 接口 AXI 协议的关键特征有： ? 分离的地址/控制和数据相位 ? 使用字节选通的方式实现非对齐传输 ? 采用基于突发的传输，主机只提供起始地址 ? 分离的读写数据通道，提供低成本的 DMA 访问 ? 支持发送多个 outstanding 地址(注：outstanding 是指，地址和数据传输并没有严格的先后要求，即在处理两 个不同的 transaction 时可以不必等待一个 transaction 处理完之后再处理另一个，大大提高系统处理效率) ? 支持乱序(out-of-order transaction)传输(注：out-of-order 是指，数据传输时可以根据不同 ID 而对顺序没有要 求，但是相同 ID 的 transaction 必须按顺序传输。所以重要的是通过 ID 来区分，而 outstanding 则与 ID 无关) ? 易于通过添加寄存器达到时序收敛 AXI 协议包含了可选的扩展，该扩展覆盖了用于低功耗操作的信号。 1.2 架构 AXI 协议是基于突发的。每个事物在地址通道上都具有地址和控制信息，来描述要传输的数据特性。在主机和从 机之间传输的数据，使用一个到从机的写数据通道，或一个到主机的读地址通道。在写事物中，所有数据流是从主机 到从机的，AXI 协议有一个附加的写响应通道，可以让从机通知主机写事物完成。 AXI 协议允许： ? 允许在实际数据传输之前发送地址信息 ? 支持多个 outstanding 传输 ? 支持乱序(out-of-order)传输 图 A1-1 展示了一个读传输是如何使用读地址和读数据通道的。 读地址通道 地址和 控制 主机 从机 接口 接口 读数据通道 读数据 读数据 读数据 读数据 图 1-1 读通道结构 图 1-2 展示了展示了一个写传输是如何使用写地址、写数据以及写响应通道的。 写地址通道 地址和控制 主机 接口 写数据通道 写数据 写数据 写数据 写数据 从机 接口 写响应通道 写响应 图 1-2 写通道结构 1.2.1 通道定义 每个独立的通道都包含一组信号，并使用一个双向的 VALID 和 READY 握手机制。 源设备使用 VALID 信号来表示通道上的地址、数据或控制信息何时有效。目的设备使用 READY 信号来表示其何 时可以接收信息。读数据通道和写数据通道都包含一个 LAST 信号来表示一个事物中最后一个数据项的传输何时发生。 读和写地址通道 读和写事物都各自有自己的地址通道。地址通道用于传送一次传输所需的所有地址和控制信息。AXI 协议支持以 下机制： ? 长度可变的突发，每个突发中的数据传输个数可以从 1 到 16 个 ? 突发中一个传输的大小可以是 8-1024 bits ? 回环，增量或固定长度突发 ? 使用独占或锁定访问的原子操作 ? 系统级高速缓存和缓存控制 ? 安全和特权访问 读数据通道 读数据通道用于从从机向主机返回读数据和任何读响应信息。读数据通道包含： ? 数据总线，宽度可以是 8，16，32，64，128，256，512 或 1024 bits ? 一个表示读事物完成状态的读响应信号 写数据通道 写数据通道用于从主机向从机传输写数据，包括： ? 数据总线，宽度可以是 8，16，32，64，128，256，512 或 1024 bits ? 每 8 bits 数据一个字节选通信号，用来表示数据的哪个字节有效 写数据通道的信息通常是被缓存的，以便主机在没有得到从机前一次写事物确认的情况下可以执行新的写事物。 写响应通道 从机使用写响应通道来响应写传输。所有写传输都要求在写响应通道上返回完成信号。 对每个突发，完成信号只产生一次，而不是突发中每个单个的数据传输都回产生一次完成信号。 1.2.2 接口和互联 一个典型的系统由通过某种互联方式连接到一起的若干个主机和从机组成，如图 1-3 所示。 图 1-3 接口和互联 AXI 协议提供了一个单一的接口定义来描述接口： ? 在主机和 interconnect 之间 ? 在从机和 interconnect 之间 ? 在主机和从机之间 该接口