教案EDA技术练习题.ppt

精选 课件 EDA技术 ., * 单项选择题： 1、IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__________。 A .软IP B.固IP C.硬IP D.都不是 答案：A ., * 2、综合是EDA设计流程的关键步骤，在下面对综合的描述中，_________是错误的。 A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程； B.综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件； C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束； D.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的（即综合结果是唯一的）。 答案：D ., * 3、大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是____。 A.FPGA是基于乘积项结构的可编程逻辑器件； B.FPGA是全称为复杂可编程逻辑器件； C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置； D.在Altera公司生产的器件中，MAX7000系列属FPGA结构。 答案：C ., * 4、进程中的变量赋值语句，其变量更新是_________。 A.立即完成； B.按顺序完成； C.在进程的最后完成； D.都不对。 答案：A ., * 5、VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述___________。 A.器件外部特性； B.器件的综合约束； C.器件外部特性与内部功能； D.器件的内部功能。 答案：D ., * 6、不完整的IF语句，其综合结果可实现________。 A. 时序逻辑电路 B. 组合逻辑电路 C. 双向电路 D. 三态控制电路 答案：A ., * 7、在VHDL语言中，下列对时钟边沿检测描述中，错误的是_______。 A. if clk’event and clk = ‘1’ thenB. if falling_edge(clk) then C. if clk’event and clk = ‘0’ thenD. if clk’stable and not clk = ‘1’ then 答案：D ., * 8、下列语句中，不属于并行语句的是：_______ A．进程语句 B．CASE语句 C．元件例化语句 D．WHEN…ELSE…语句 答案：B ., * 9、VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库：_______ A．IEEE库 B．VITAL库 C．STD库 D．WORK库 答案：D ., * 10、在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是：_______ A．PROCESS为一无限循环语句 B．敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动 C．当前进程中声明的变量不可用于其他进程 D．进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成 答案：D ., * 11、大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是：___ A. CPLD是基于查找表结构的可编程逻辑器件 B. CPLD即是现场可编程逻辑器件的英文简称 C. 早期的CPLD是从FPGA的结构扩展而来 D. 在Xilinx公司生产的器件中，XC9500系列属CPLD结构 答案：D ., * 12、下列那个流程是正确的基于EDA软件的FPGA / CPLD设计流程： A. 原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试 B. 原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试C. 原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试；D. 原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试 答案：B ., * 13、CPLD的可编程是主要基于什么结构： A .查找表（LUT）；B. ROM可编程； C. PAL可编程；D. 与或阵列可编程； 答案：D ., * 14、下列标识符中，__________是不合法的标识符。 A.State0 B. 9moon C. Not_Ack_0 D. signall 答案：B ., * 答案：D ., * 名词解释，写出下列缩写的中文（或者英文）含义： VHDL