verilog HDL语言设计的24小时时钟.doc

下载文档

86
0
约1.46千字
约 2页
2020-08-21 发布于浙江
举报
版权申诉
保障服务

verilog HDL语言设计的24小时时钟.doc

1、本文档共2页，可阅读全部内容。
2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

24小时时钟 module hy(clkin,rst,dxh,xh,dcn,cn,dsec,sec); input clkin,rst; output [3:0] dxh,xh,dcn,cn,dsec,sec; reg [3:0] dxh,xh,dcn,cn,dsec,sec; always @(posedge clkin or negedge rst) begin if(!rst) begin dxh[3:0]=4b0000; xh[3:0]=4b0000; dcn[3:0]=4b0000; cn[3:0]=4b0000; dsec[3:0]=4b0000; sec[3:0]=4b0000; end else begin if(sec[3:0]==9)//判断秒低位是否为9 begin sec[3:0]=0; if(dsec[3:0]==5)//判断秒高位是否为5 begin dsec[3:0]=0; if(cn[3:0]==9)//判断分低位是否为9 begin cn[3:0]=0; if(dcn[3:0]==5)//判断分高位是否为5 begin dcn[3:0]=0; if(xh[3:0]==3 dxh[3:0]==2) begin xh[3:0]=0; dxh[3:0]=0; end else begin if(xh[3:0]9) xh[3:0]=xh[3:0]+1b1; else begin xh[3:0]=0; if(dxh[3:0]2) dxh[3:0]=dxh[3:0]+1b1; end end end else dcn[3:0]=dcn[3:0]+1b1; end else cn[3:0]=cn[3:0]+1b1; end else dsec[3:0]=dsec[3:0]+1b1; end else sec [3:0]=sec [3:0]+1b1; end end endmodule