- 1、本文档共29页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
1、按键去抖电路的设计
一、按键电路
常用的非编码键盘,每个键都是一个常开开关电路。
计数器输入脉冲最好不要直接接普通的按键开关,因为记数器的记
数速度非常快,按键、触点等接触时会有多次接通和断开的现象。我们
感觉不到,可是记数器却都记录了下来。例如,虽然只按了1下,记数器
可能记了3下。因此,使用按键的记数电路都会增加单稳态电路避免记
数错误。
二、按键消抖
通常的按键所用开关为机械弹性开关,当机械触点断开、闭合时,电
压信号小型如下图。由于机械触点的弹性作用,一个按键开关在闭合时
不会马上稳定地接通,在断开时也不会一下子断开。因而在闭合及断开
的瞬间均伴随有一连串的抖动,如下图。抖动时间的长短由按键的机械
特性决定,一般为5ms~10ms。这是一个很重要的时间参数,在很多场合
都要用到。
按键稳定闭合时间的长短则是由操作人员的按键动作决定的,一般
为零点几秒至数秒。键抖动会引起一次按键被误读多次。为确保CPU对
键的一次闭合仅作一次处理,必须去除键抖动。在键闭合稳定时读取键
的状态,并且必须判别到键释放稳定后再作处理。按键的抖动,可用硬件
或软件两种方法。
三、硬件消抖
在键数较少时可用硬件方法消除键抖动。下图所示的RS触发器为常
用的硬件去抖。
图中两个 “与非”门构成一个RS触发器。当按键未按下时,输出为
1;当键按下时,输出为0。此时即使用按键的机械性能,使按键因弹性抖
动而产生瞬时断开 (抖动跳开B),中要按键不返回原始状态A,双稳态电
路的状态不改变,输出保持为0,不会产生抖动的波形。也就是说,即使B
点的电压波形是抖动的,但经双稳态电路之后,其输出为正规的矩形波。
这一点通过分析RS触发器的工作过程很容易得到验证。
利用电容的放电延时,采用并联电容法,也可以实现硬件消抖:
四、软件延时消抖
如果按键较多,常用软件方法去抖,即检测出键闭合后执行一个延
时程序,产生5ms~10ms的延时,让前沿抖动消失后再一次检测键的状态,
如果仍保持闭合状态电平,则确认为真正有键按下。当检测到按键释放
后,也要给5ms~10ms的延时,待后沿抖动消失后才能转入该键的处理程
序。
五、VHDL按键去抖
按键检测需要消抖,一般有硬件和软件两种方式。硬件就是加去抖动电路,这样从根本上解决
按键抖动问题。
除了用专用电路以外,用可编程FPGA或者CPLD设计相应的逻辑和时序电路,对按键信号进行处
理,同样可以达到去抖动的目的。
本例中用状态机实现了消抖电路:
端口描述:clk 输入检测时钟;reset 复位信号;din 原始按键信号输入; dout 去抖动输出信号。
VHDL源码如下:
LIBRARY ieee;
USE ieee.std_ logic_ 1164.all;
USE ieee.std_ logic_unsigned.all;
ENT ITY xiaod IS
PORT
(
clk : IN ST D_ LOGIC ;
reset : IN ST D_ LOGIC ;
din : IN ST D_ LOGIC ;
dout : OUT ST D_ LOGIC
);
END ENT ITY;
ARCHIT ECT URE RT L OF xiaod IS
TYPE state IS( s0,s1,s2,s3);
SIGNAL pre_s, next_s: state;
BEGIN
P0:PROCESS( reset, clk )
BEGIN
if reset = 0 then pre_s = s0;
elsif rising_edge( clk ) then pre_s = next_s;
else null;
end if;
END PROCESS P0;
P1:PROCESS( pre_s, next_s, din )
BEGIN
case pre_s is
when s0 =dout = 1;
if din = 1 then next_s = s0; else next_s = s1;
end if;
when s1 = dout = 1;
if din = 1 then next_s = s0; else next_s = s2;
end if;
when s2 = dout = 1;
if di
您可能关注的文档
- vector nti 11 使用教程 第六章_限制切位分析.pdf
- verbnet研箸小组研究报告.doc
- Verilog HDL 有哪些主要特点.doc
- Verilog HDL的分频器设计.pdf
- verilog HDL语言设计的24小时时钟.doc
- verilog_实现DES密码算法.doc
- verilogHDL十字路口交通灯.ppt
- Verilog程序设计-八位循环移位寄存器.doc
- Verilog程序设计-四位全加器.doc
- verilog流水灯(注释版).doc
- 10《那一年,面包飘香》教案.docx
- 13 花钟 教学设计-2023-2024学年三年级下册语文统编版.docx
- 2024-2025学年中职学校心理健康教育与霸凌预防的设计.docx
- 2024-2025学年中职生反思与行动的反霸凌教学设计.docx
- 2023-2024学年人教版小学数学一年级上册5.docx
- 4.1.1 线段、射线、直线 教学设计 2024-2025学年北师大版七年级数学上册.docx
- 川教版(2024)三年级上册 2.2在线导航选路线 教案.docx
- Unit 8 Dolls (教学设计)-2024-2025学年译林版(三起)英语四年级上册.docx
- 高一上学期体育与健康人教版 “贪吃蛇”耐久跑 教案.docx
- 第1课时 亿以内数的认识(教学设计)-2024-2025学年四年级上册数学人教版.docx
文档评论(0)