实验3 状态图输入.ppt

FPGA系统设计与实践 基于ISE52的设计输入方法 状态图输入  3.13状态图输入 状态图输入法用于设计状态机。状态图直观, 易于理解,修改方便。在ISE5.2软件中集成了状态 图输入( StateCAD), StateCaD提供了强大的査 错,纠错,优化,HDL代码生成,仿真等功能,在 很大程度上保证了状态机的高效性,稳定性,容错 性。 State CAD是状态机设计的一个综合性的工具,  3.13状态图输入 本节以一个简单的受控制的三状态计数器的状 态机为例,讲解如何使用ISE5.2集成的 StateCAD设 计状态机。  设计内容和设计要求 (1)系统端口定义 信号 功能 时钟信号φ 同步复位信号 控制信号 Dout(3 downto o)+ 输出信号  设计内容和设计要求 (2)状态机的状态定义 状态 含义 Idles 空闲状态 Coue 计数状态 Stop+ 停止计数状态  设计内容和设计要求 (3)状态机设计要求: ①系统复位后进入de状态,dout输出为全0 ②当复位无效,并且控制信号为1的时,进入Cou 状态,计数器开始计数(计数器使用的时钟为 CLK)。 ③当前状态为Cou时,如果控制信号C为0则进入 Stop状态,停止计数 ④当前状态为Sop时,如果控制信号C为1则进入 Cou状态。  2.新建立一个工程 H P Project Name Project Project Device Options ProPerty ane Valne Device fami l Devi ackee色 Da208 D RST W  3.新建 State Diagram输入文件 MEM Fi mgnt-atigRCarstraint≤Fi1 E:\x1孤 c\ISEexam卫 les\St  生成的 StateCaD工作环境 1A CoW, DIA stotnCAD 状态  4画状态图—状态机向导 t ate achine甲1xard Previ f th Shape of state m Columa C Multi-Col 犬态机形状 Geom吧t Nymbrer of state 状态数」○ Lance工