【创意版】实验六 集成计数器的应用.ppt

eeww eeww eeww eeww eeww eeww eeww eeww 实验六 集成计数器的应用 实验目的 理解分频和计数的概念，掌握任意进制计数器的构成方法 实验原理 计数器是一种能够记录输入脉冲个数的时序电路，在数字系统中使用非常广泛，不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。 计数器的种类繁多。按照计数器中触发器是否同时翻转，可以分为同步计数器和异步计数器。在同步计数器中，各个触发器的时钟脉冲是一样的，所以触发器的翻转是同时发生的，这种电路结构称为同步时序电路。在异步计数器中，触发器的翻转有先有后，即各个触发器时钟信号不同，这种电路结构称为异步时序电路。 按照计数器计数过程中数字增减分类，可以把计数器分为加法计数器、减法计数器和可逆计数器。按照计数器中数字的编码方式又可以分成二进制计数器、二-十进制计数器、循环码计数器等。 c * 目前常用的计数器都已有成品，一般来说，除计数外，它们还具备清零和预置功能，本实验采用的计数器为7490和74193，其中7490是一个二-五-十进制异步计数器，管脚图如图7-1所示，内部逻辑图如图7-2所示。NC表示为空脚，不接线；R1、R2为两个异步清零端，S1、S2为两个异步置位端，CP1、CP2为两个时钟输入端，QA~QD为计数输出端。如果时钟从CP1引入，QA输出为二进制；时钟从CP2输入，QD输出为五进制；时钟从CP1引入，QA接CP2，则QDQCQBQA输出为8421BCD码的十进制计数器；如果时钟从CP2引入，QD接CP1，则QAQDQCQB输出为5421BCD码的十进制计数器。 图7-1 7490管脚图 c * 图7-2 7490内部逻辑图 c * 本实验中使用的另外一种计数器为74193，它是一个可预置同步十六进制加减计数器，管脚图如图7-3所示，内部逻辑图如图7-4所示。其中COUNTDOWN、COUNTUP为时钟脉冲输入端，分别为向上和向下计数；DATAA~DATAD为并行数据输入端口；CLEAR为异步清零信号端；LOAD为置位端，将并行输入端口的数据传送到输出端；BORROW为借位端；CARRY为进位端；QA~QD为计数输出端口。 图7-3 74193管脚图 c * 图7-4 74193内部逻辑图 c * 本实验中用到的器件还有7475，它是一个四位的锁存器，管脚图如图7-5所示。其中D1~D4为数据输入端；G12、G34为锁存控制端，当控制端信号无效时，数据传送至输出端，控制信号有效时，实现锁存，输出保持不变；Q1~Q4为数据输出端。 c * eeww eeww eeww eeww eeww eeww eeww eeww eeww