手机射频电路的设计分析讲解.ppt

  1. 1、本文档共65页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
Typical Circuit of RF used in handset 手机射频部分典型电路分析 2019/6/9 RF DBTEL 射频电路概况 随着电路集成技术日新月异的发展, 射频电路也趋向于集成化、模块化,这 对于小型化移动终端的开发、应用是特 别有利的 目前手机的射频电路是以RFIC为中 心结合外围辅助、控制电路构成的。 射频电路中各典型功能模块的分析是 我们讨论的主要内容。 2019/6/9 RF DBTEL RF Circuⅰt 带通 Differential 正交深频中频放 基带 源波 解调 低通 信号 控振荡器 本振锁相环 标准时钟 匹“凵收发←功 玉控·调频发射 中频锁相环 放大振荡 锁相环 器 基带正交混调制 /发检波“ KAGC.GSr W臥 PR日 仓會-會會 收发共用模块GsM通道 原去糊电路 接受模块 DCs通道 发射模块 I通逍 电源控制开关 控制模块 Q通道 多监电源 ◆电源模块 其它通道 Outline ◆收发器( Transceiver) ◆锁相环(PLL) ◆功率控制环路(APC) ◆收发双工器( Diplexer) ◆衰减网络( Attenuation) ◆匹配网终( Matching) ◆滤波网络( Filter) ◆平衡网络( Balance) ◆其它 2019/6/9 RF DBTEL 收发器( Transceiver) ◆收发器即调制解调器 调制:发射时基带信号加载到射频信号 解调:接收时射频信号过滤出基带信 ◆ Transceiver根据其工作频率可分为:单 频、双频、三频等 ◆ Transceⅳver根据其中频特征可分为有中 频、零中频、近零中频等 以DB2009为例介绍 Transceiver UAA3535的内部结构 2019/6/9 RF DBTEL Transceiver UAA3535(Philips) ◆UAA3535是近零中频收发器,它最多可以作三 频收发 它内部有: 三个PLL(包括一个内置∨CO)、正交混频解调器、 可控增益低噪放大器、混频调制器等 ◆它需外接 13MHz参考基准时钟、 RXVCO、 TXVCO、基带控制 信号等 详见∪AA3535 Data sheet 我们需要研究其内部各重要节点的频率、 带宽,信号转换的流程等细节 2019/6/9 RF DBTEL 例嚶|疆盟, 压控最荡‖电荷泵 画曲赢 平衡转换器 VcO LNA 低中频收发器( transceiver)uAA3535 e撒图 近似零中频:100KH 正交基带信号Q) PCSRX Data: 270.833kbit/s 925960SAW EGSMRX QB 1O Q DATA Dy31010 CLOCK 白 ENABLE 18502 EGSM 中ve3 MHz VTCXO 8051-18 DV口 RXVCO 忿始。 tota:1801-1921 PLL 凵L GSMTX STX 45.5MHZ GSM iz Pcs 锁相环(PL) ◆锁相环四个基本构成元素 ◆锁相环路的性能 ◆基本构成电路分析 ◆锁相环在手机中应用举例 详见《射频锁相环》 2019/6/9 RF DBTEL 锁相环四个基本构成元素 ◆鉴相器(PD)鉴频器(ED)鉴相鉴频(PD): PD/FD/PFD是一个相位/频率比较装置,用来检测输入信 号与反馈信号之间的相位/频率差 ◆环路滤波器 Loop Filter(LP): LP一般为N阶低通滤波器 ◆电压控制振荡器(VCO) vCO是一个电压-频率变换裝置,输岀振荡频率应随输 入控制电压线性地变化 ◆参考信号源( Reference signal source): 参考信号源提供与反馈信号鉴相鉴频用的对比输入信号 2019/6/9 DBT PLL Block Diagram Reference Phase Loop Sic anal Frequency Filter Source fR Detector KEs REF Oscillator Voltage Outputs: Controlled fosc, osc Oscillator Ky(s) Figure 1. Basic PLL Block Diagram 2019/6/9 DBT

文档评论(0)

bokegood + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档