《数字电子技术基础》第五版：第五章 触发器.ppt

第五章 触发器 二、触发器 定义：基本逻辑单元，具有记忆功能，能够存储 一位二进制数 0，1 。 特点：1、能自行保持两个稳定状态，用来表示 逻辑状态的 0和 1。 2、可以由输入信号改变原状态。 3、保持改变了的状态。 三、触发器的分类 一. 由或非门构成的RS锁存器 二 由与非门构成的RS锁存器 例：已知由与非门构成的RS锁存器，输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。 5-3 电平触发RS触发器（时钟控制的RS触发器） 带异步置位、复位端的电平触发RS触发器 例：已知电平触发RS触发器的时钟信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。 工作特点: 5-4、脉冲触发的主从RS触发器 主从RS触发器 三、主从RS触发器的动作特点： 1、CP=1期间，主触发器Qm接收信息。从触发器Q保持。 2、CP下降沿到来时，主触发器Qm保持， 主触发器状态移入从触发器Q中。 四、主从RS触发器的特性表 主从RS 触发器工作波形 例1：已知下降沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。 例2：已知下降沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。 例3：已知下降沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。 例4：已知下降沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。 已知主从RS触发器的时钟信号和输入信号波形，画 Q 端的波形的方法： 1、根据输入信号画出主触发器Qm 端的波形。 2、在时钟的下降沿将主触发器的状态移入从触发器中。 3、对下降沿翻转的主从RS触发器， 如果在CP=1期间，输入信号没有发生变化， 在时钟的下降沿到来时，由特性表画出Q端的波形，而不必画出主触发器Qm 端的波形。 二、主从JK触发器 主从JK触发器特性表 主从JK 触发器工作波形 主从JK触发器存在“一次翻转现象”。在CP=1期间，主触发器的状态只能改变一次，而不论JK端发生了多少次变化。 已知主从JK触发器的时钟信号和输入信号波形，画 Q 端的波形的方法： 1、在时钟的上升沿,根据输入信号画出主触发器Qm 端的波形。 2、在时钟的下降沿,将主触发器的状态移入从触发器中。 3、对下降沿翻转的主从JK触发器， 如果在CP=1期间，输入信号没有发生变化， 在时钟的下降沿到来时，根据特性表画出Q端的波形，而不必画出主触发器Qm 端的波形。 5-5、边沿触发器 主从JK触发器存在“一次变化现象”，抗干扰能力较差。 为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。 →“边沿触发器”具有这样的特性。 一、利用CMOS传输门的边沿触发器 边沿D触发器的特性表： 具有异步置0、置1端的边沿D触发器 二、维持阻塞结构的边沿触发器 三、利用传输延迟时间的边沿JK触发器 边沿JK触发器的特性表： 主从JK触发器的输入波形如下图所示，设初始状态Q=0,画出Q端的波形。(中国科学技术大学招研试题 10分) §5-6 触发器的逻辑功能及其描述仿法 一、 RS触发器逻辑功能 5.7 触发器的动态特性 一、输入信号宽度 二、传输延迟时间 一、建立时间 二、保持时间 三、传输延迟时间 四、最高时钟频率 TG2 TG1 CP CP D 1 1 CP CP TG4 TG3 CP CP 1 1 CP CP G1 G2 G3 G4 Q Q Q Q TG2 TG1 CP CP D 1 1 CP CP TG4 TG3 CP CP 1 1 CP CP G1 G2 G3 G4 Q Q Q Q 1、CP=0期间，TG1导通，TG2截止，Q’=D，主触发器接收信息。从触发器中，TG3截止，TG4导通，触发器保持不变。 2、CP上升沿到来时，TG3导通，主触发器状态移入从触发器之中。同时，TG1截止，将输入信号与主触发器隔离。TG2导通，主触发器自行保持不变。 3、CP=1期间，主从触发器均保持不变。 Qn 0 0 1 1 × 0 1 0 1 ×