EDA-Quartus II新实验指导书.docVIP

PAGE 实验的基本步骤 本实验指导书的所有实验基于EDA实验台进行。采用软件为Quartus II ,硬件芯片为ALTERA 的Cyclone II 系列FPGA芯片EP2C8Q208C8。 使用本EDA实验台进行数字逻辑实验，不需要进行手工接线。实验工作分3步进行： 1：在PC机上，基于Quartus II软件进行原理图（逻辑图）的设计，设计完成后，需要经过引脚锁定、编译下载到EDA实验台上的FPGA芯片中。下载完成后，即在FPGA芯片中形成物理的逻辑电路。此步工作相当于传统实验的基于物理器件的接线操作。 2:在PC机上仿真，验证逻辑的正确性 3：下载到板子上，进行物理验证（需要安装USB Blaster线缆驱动,具体安装方法自行上网查找）。此过程可以用万用表、LED指示灯、七段码等验证实验的正确性。 实验的注意事项 1：Quartus II的工程名和顶层实体名字必须为英文，且实体名字必须和VHDL代码的实体名字严格一致。存储路径最好不要含中文和空格。 2：Quartus II的设计中所有的命名中，名字不要有空格。 3：Quartus II的原理图方式设计中放置“input”“ouput”引脚符号时，引脚符号的虚线框和原件的虚线框要刚好对上，以保证连接上，虚线框分开和部分重叠都不能正确连接。 4：所用到的时钟信号必须锁定到28脚，具体原理参考“实验用到的资源和原理”部分。 实验报告格式和内容 书写实验报告，语言要简练，书写端正、作图正规。按照如下格式和内容书写。 注意：试验5为综合性实验，其格式和实验1到4不同，同时其需要有封面并装订成册。 一般实验（实验1――4） 项目名称 实验目的及要求 实验仪器设备 实验内容、结果 实验总结 包括实验中遇到的问题，如何解决遇到的问题；实验后的认识和感悟等。 综合性实验（实验6） 项目名称 实验内容 实验目的及要求 实验仪器设备 实验结果 五、实验总结  实验用到的资源和原理 需要的资源： 1：逻辑开关 2：发光二极管指示灯 3：20M时钟 数字逻辑实验需要用到的输入为逻辑0、1，由逻辑开关提供，实验板提供了5个逻辑开关，为KEY_OK，KEY_UP，KEY_DOWN，KEY_LEFT，KEY_RIGHT,和FPGA的连接关系如下表1－1。输出的逻辑0、1接到发光二极管，实验台提供了4个发光二极管。实验平台同时提供七段码，具体见表1－1中。 表1－1 FPGA引脚 逻辑开关 FPGA引脚 发光二极管 PIN_6 KEY_OK PIN_47 LED[0] PIN_3 KEY_UP PIN_48 LED[1] PIN_5 KEY_DOWN PIN_56 LED[2] PIN_4 KEY_LEFT PIN_57 LED[3] PIN_10 KEY_RIGHT 时钟 PIN_28 20M PIN_143 喇叭 七段码 PIN_37 DIG[0] PIN_15 SEL[5 PIN_39 DIG[1] PIN_30 SEL[4 PIN_40 DIG[2] PIN_31 SEL[3 PIN_41 DIG[3] PIN_33 SEL[2 PIN_43 DIG[4] PIN_34 SEL[1 PIN_44 DIG[5] PIN_35 SEL[0 PIN_45 DIG[6] PIN_46 DIG[7] 从表中可以看出，具体原理如下图0所示（只列出了两个逻辑开关和两个发光二极管，其余同理）。通过拨动逻辑开关实现逻辑0、1的输入，输出的逻辑0、1通过发光二极管指示，1亮0灭。时序电路的实验要用到时钟，由28脚的提供，原理如图0所示。 图0 七段码部分原理如下图，其为共阳极数码管，采用动态扫描方法实现6位数码管的同时显示。  实验1：基本逻辑门电路功能测试（采用分立元件） 一、实验目的 1：掌握各种门电路的逻辑功能及测试方法。 2：学习用与非门组成其它逻辑门电路。 二、实验用的仪器、仪表 TEC—５实验箱 74LS00二输入四与非门　　三态门74LS125 三、实验原理 与非门的逻辑功能是：当输入端中有一个或一个以上低电平时，输出端为高电平。只有当输入端全为高电平时，输出端才为低电平（即有“0”得“1”，全“1”出“0”）。 三态输出门是一种特殊的门电路。它与普通的逻辑门电路不同，它的输出状态除了高、低电平两种状态（均为低阻状态）外，还用第三种状态,即高阻态。处于高阻态时，电路与负载之间相当于开路。三态门主要用途之一是实现总线传输。三态输出门符号与功能表如下（此例以高有效的使能器件为例）。 四、实验内容 1：测试二输入与非门的逻辑功能 与非门的输入端接逻辑开关电平，输出端接发光二极管。按表1－2所示测试与非门，并将测试结果填入表中。 表1－１ 输入 输出 A B 对