数字技术数字技术3加法器、数值比较器的分析.pptx

项目3 加法器、数值比较器的分析及应用;3.1 任务1 组合逻辑电路的分析与设计;3.1.2组合逻辑电路的分析;3.2 任务2 组合逻辑电路的设计;3.2.2 组合逻辑电路中的竞争冒险;（3）.逻辑险象的消除方法 当组合逻辑电路存在险象时，可以采取修改逻辑设计、增加选通电路、增加输出滤波等多种方法来消除险象。 修改逻辑设计来消除险象，实际上是通过增加冗余项的办法来使函数在任何情况下都不可能出现 和 的情况，从而达到消除险象的目的。 加选通脉冲，对输出可能产生尖峰干扰脉冲的门电路增加一个???通信号的输入端，只有在输入信号转换完成并稳定后，才引入选通脉冲将它打开，此时才允许有输出。在转换过程中，由于没有加选通脉冲，因此输出不会出现尖峰干扰脉冲。 接入滤波电容，由于尖峰干扰脉冲的宽度一般都很窄，在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰脉冲。 ;技能训练1 组合逻辑电路的分析;逻辑转换仪的图标和面板如图所示。 ;3.用逻辑转换仪测试组合逻辑电路 1）将一个逻辑电路转换为真值表和逻辑表达式。 （1）按图3-7所示，放置元器件和仪器，连接电路。 （2）打开逻辑转换仪的操作面板，单击 按钮，完成逻辑电路到真值表的转换，如图3-8所示。 ;操作训练2 三人多数表决器的设计与制作;3.设计 1）分析设计要求。 设三人为A、B、C，同意为1，不同意为0；表决为Y，有2人或2人以上同意，表决通过，通过为1，否决为0。因此，A、B、C为输入量，Y为输出量。 2） 列出真值表，如表3-5所示。 ;3）仿真设计 （1）在电路原理图中放置逻辑转换仪，并按表3-6所示，设置逻辑转换仪。 （2）单击逻辑转换仪 按钮，根据真值表生成简化的逻辑表达式，结果为 （3）单击 按钮，根据表达式生成相应的逻辑电路，如图所示。 ;（4）根据图3-11所示的逻辑电路图，进一步进行设计其功能测试电路，如图3-12所示。单击仿真按钮，对电路进行仿真。 ;4）实验设计制作 （1）分析设计要求，列出真值表，如前所述。 （2） 写出最小项表达式 （3）化简逻辑表达式 （4）画逻辑电路图。 ;3.3 任务3 加法器、数值比较器的分析与设计;根据真值表写表达式 ;2.全加器 将两个多位二进制数相加时，除了将两个同位数相加外，还应加上来自相邻低位的进位，实现这种运算的电路称为全加器。 全加器具有三个输入端，Ai、Bi为被加数和加数，Ci-1是来自低位的进位输入，两个输出端，Ci是向高位的进位输出，Si是本位和输出。 ;根据真值表写出输出逻辑表达式 ;3.多位加法器 半加器和全加器只能实现1位二进制数相加，而实际更多的是多位二进制数相加，这就要用到多位加法器。 能够实现多位二进制数加法运算的电路称为多位加法器，按照相加的方式不同，又分为串行进位加法器和超前进位加法器。 (1)串行进位加法器 要进行多位数相加，最简单的方法是将多个全加器进行级联，称为串行进位加法器。如图3-17所示是4位串行进位加法器，从图中可见，两个4位相加数A3A2A1A0和B3B2B1B0的各位同时送到相应全加器的输入端，进位数串行传送。;全加器的个数等于相加数的位数，最低位全加器的Ci-1端应接0。 ;(2)超前进位加法器 为了提高速度，人们又设计了一种多位数快速进位(又称超前进位)的加法器。所谓快速 进位，是指在加法运算过程中，各级进位信号同时送到各位全加器的进位输入端，现在的集成加法器，大多采用这种方法。 CT74LS283是一种典型的快速进位的集成4位加法器；其逻辑符号如图3-18所示。 ;4.集成加法器的应用 一片CT74LS283只能进行4位二进制数的加法运算，将多片CT74LS283进行级联，就可扩展加法运算的位数。 【例3-6】用CT74LS283组成的8位二进制数加法运算。 ;3.3.2 数值比较器的分析与设计;由真值表可写出逻辑函数表达式 ;2. 多位数值比较器 如两个多位二进制数进行比较时，则需从高位到低位逐位进行比较。只有在高位相应的二进制数相等时，才能进行低位数的比较。当比较到某一位二进制数不等时，其比较结果便为两个多位二进制数的比较结果。 如两个4位二进制数A=A3A2A1A0和B=B3B2B1B0进行大小比较时，若A3B3，则AB；若A3B3，则AB；若A3=B3、A2B2，则AB；若A3=B3、A2B2，则AB。依次类推，直到比较出结果为止。 ;图3-22为4位比较器CT74LS85的逻辑功能示意图，图中A3A2A1A0和B3B2B1B0为两组比较的4位二进制数的输入端；IAB、IAB、IA=B为级联输入端；Y A＞B，Y A=B，Y A＜B为比较结果输出端。其真值表如表3-9所示 ;3.数值比较器的扩展应用 【例3-8