5时序逻辑电路.ppt

序列信号发生器1.计数器+数据选择器 序列信号发生器2.带反馈逻辑电路的移位寄存器 改进电路 置数法 74LS160具有同步置数功能 Q3Q2Q1Q0 0000 0001 0010 0011 0100 0101 1 1 CLK 1 1 0 LD′=0后，还要等下一个CLK信号到来时才置入数据， 而这时LD′=0的信号以稳定地建立了，提高了可靠性。 Q3Q2Q1Q0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 Q3Q2Q1Q0 0000 0001 0010 0011 0100 1001 1 1 CLK 1 0 1 1 1 0 0 当MN时，需用多片N进制计数器组合实现 串行进位方式、并行进位方式、 整体置零方式、整体置数方式 若M可分解为M=N1×N2(N1、N2均小于等于N），可采用连接方式有： 若M为大于N的素数，不可分解，则其连接方式只有： 整体置零方式、整体置数方式 串行进位方式：以低位片的进位信号作为高位片的时钟输入信号。 并行进位方式：以低位片的进位信号作为高位片的工作状态控制信号。 整体置零方式：首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在计数器记为M状态时使RD′=0，将两片计数器同时置零。 整体置数方式：首先将两片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在某一状态下使LD′=0，将两片计数器同时置数成适当的状态，获得M进制计数器。 例6.3.3 用两片同步十进制计数器接成百进制计数器. 解： ①并行进位方式 ②串行进位方式 例6.3.4 用两片74LS160接成二十九进制计数器. 解： ①整体置零方式 ②整体置数方式 四、移位寄存器型计数器 环形计数器 结构特点: D0=Q3 CLK 状态转换图: 构成四进制计数器,不能自启动. 能自启动的环形计数器: 状态转换图： n位移位寄存器构成的环形计数器只有n个 有效状态，有2n-n个无效状态。 扭环形计数器 结构特点: 状态转换图： 2片74LS194A接成8位双向移位寄存器 本节小结： 寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。 本节小结： 寄存器分为基本寄存器和移位寄存器两大类。基本寄存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、并行输出。 寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路。 本节小结： 计数器 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 分类： 按计数器中触发器是否同时翻转 同步计数器 异步计数器 按计数器中的数字增减 加法计数器 减法计数器 可逆计数器 按计数器容量 二进制计数器 N进制计数器 十进制计数器 计数器 二进制计数器 十进制计数器 N进制计数器 加法计数器 同步计数器 异步计数器 减法计数器 可逆计数器 加法计数器 减法计数器 可逆计数器 二进制计数器 十进制计数器 N进制计数器 ······ n位二进制同步加法计数器的电路连接规律： 驱动方程 输出方程 一、同步计数器 279页图6.3.10 4位二进制同步加法计数器 若计数脉冲频率为f0，则Q0、Q1、Q2、Q3端输出脉冲的频率依次为f0的1/2、1/4、1/8、1/16。因此又称为分频器。 4位集成二进制同步加法计数器74LS161/163 预置数控制端 数据输入端 异步复位端 工作状态控制端 进位输出 (a)引脚排列图 4位同步二进制计数器74161功能表 74161具有异步清零和同步置数功能. 4位同步二进制计数器74163功能表 74163具有同步清零和同步置数功能. 74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。 驱动方程 输出方程 n位二进制同步减法计数器的连接规律： 284页图6.3.15 4位集成二进制同步可逆计数器74LS191 预置数控制端 使能端 加／减控制端 串行时钟输出 4位同步二进制可逆计数器74LS191功能表 74LS191具有异步置数功能. 1 1 1 0 1 1 1 0 1 1 1 0 0 0 1 0 0 0 1 0 0 双时钟加/减计数器74LS193 74LS193具有异步清零和异步置数功能. 2、同步十进制