综合测试题一.docVIP

PAGE PAGE 1 综合测试题一 填空 1、（1010110.0101）8421BCD表示的二进制数（ ），十六进制数（ ）。 2、逻辑函数 的最简与或式（ ）。 3、已知逻辑函数，，则 （ ）。 4、要组成容量为16K×32位的ROM，需要（ ）片容量为4K×8位的ROM。 5、在下列JK触发器、RS 触发器、D触发器 和T触发器四种触发器中，同时具有 保持、置1、置0和翻转功能的触发器是（ ）。 6、逻辑函数式等于( )。 7、和CMOS门电路相比，ECL门电路的工作速度（ ），功耗（ ）。 8、TTL与非门、TTL异或门、集电极开路与非门和三态门， 能够实现线与功能的是（ ）。 二、作图题 如图（1）a和b所示电路，请画出在输入信号A、B、C作用下，对应的输出Q1、Q2的波形。（设F1、F2均为边沿触发器且初态为零）。 (b) （c） 图 （1） 三、分析电路（30分） 分析图（2）所示电路的逻辑功能，写出逻辑函数式，列出真值表，说明其功能。 （10分） 图（2） 2、分析图（3）所示电路的逻辑功能，写出状态方程和状态转换图。（20分） 图 （3） 四、设计题 在举重比赛中，有三名裁判，其中包括一名主裁判和两名副裁判。比赛时，只有主裁判判定运动员成绩有效，加上至少一名副裁判判定运动员成绩有效时，该运动员的成绩才有效。用电路实现该逻辑功能。（10分） 2、设计一个串行数据检测电路，对它的要求是:连续输入三个1或者三个以上1时输出为1，其他情况下为0。（15分） 3、四位同步二进制加法计数器74161和八选一数据选择器74152 （符号及功能见附录图6）（20分） （1）试用74161和必要的门电路实现十二进制计数器。 （2）试用74161和八选一数据选择器74152设计一个能够产生二进制序 4、组合逻辑电路如图（4）所示，设图中门电路的延迟时间均相等。（15分） 当D=B=A=1，分别画出C由0跳1和C由1跳0时，F1、F2和Y端的波形。 试问电路在什么时候可能出现冒险现象。 利用冗余项消除冒险现象。 图（4） 5、用八选一数据选择器74152设计一个函数发生器电路，S1、S2为控制端，A、B为逻辑变量输入端，Y 为函数发生器输出端，要实现的功能如图（5）所示。 （符号及功能见附录图6）（20分） 0 0 1 1 0 1 1 图（5） 附录： （a）四位同步二进制加法计数器 （b）八选一数据选择器 图 6 表一：四位同步二进制加法计数器 CP EP ET 工作状态 X X X 0 X 0 1 1 1 1 X X X X X X 0 1 1 异步清零 同步置数 保持 保持 计数 八选一数据选择器逻辑方程为：