福大_数字电路时序逻辑电路.pptxVIP

第6章 时序逻辑电路第6章 时序逻辑电路6.1 概述6.2 时序逻辑电路的分析方法6.3 若干常见的时序逻辑电路6.4 时序逻辑电路的设计方法6.5 时序逻辑电路中的竞争－冒险现象串行加法器6.1 概述 一、时序逻辑电路的特点 任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。1、功能特点：2、结构特点：①包含存储电路和组合电路②存储器状态和输入变量共同决定输出Y—输出信号X—输入信号Z—存储器输入信号Q—存储器输出二、结构框图和功能描述非必需必需 这三个方程能全面描述时序电路的功能功能描述 1、输出方程 Y＝F[X，Q] Z＝G[X，Q] 2、驱动方程 Q*＝H[Z，Q] 3、状态方程同步时序电路异步时序电路Mealy型Moore型三、时序电路的分类1、按触发器的动作特点分—所有触发器在同一CLK操作下同时发生—触发器变化不同时2、按输出信号的特点分—Y=F[X，Q]没有输入信号—Y=F[Q]6.2 时序逻辑电路的分析方法6.2.1 同步时序电路的分析方法6.2.2 时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图*6.2.3 异步时序电路的分析方法6.2.1 同步时序电路的分析方法? 分析目的： 时序电路 逻辑功能(Y,Q*) 分析步骤：①驱动方程 ②状态方程③输出方程状态图或时序图三个方程状态转换表例6.2.1同步、Moore型=1②状态方程①驱动方程③输出方程6.2.2 时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图一、状态转换表——Y,Q*与X,Q的关系设初态：＝001，Y＝0以001为初态，计算次态：Y＝0再以010为初态，计算次态：Y＝0如此循环得到状态转换表Q3Q2Q1Y00000100010100010011001110001001010101110011000011110001一、状态转换表对CLK计数，七进制计数器CLKQ3Q2Q1Y00000100102010030110410005101067101000100111110000进位输出无效状态二、状态转换图箭头—状态转换的方向圆圈—电路的状态一定要标出斜线—状态转换的X、Y无关项逻辑功能：7进制加法计数器三、状态机流程图（SM图）自学00011010101000010010100110000000四、时序图（波形图位在下降沿例6.2.3②状态方程①驱动方程③输出方程A＝0，4进制加法计数器A＝1，4进制减法计数器④状态转换表 A00011110001/010/000/111/0111/100/010/001/0⑤状态转换图逻辑功能：可控4进制计数器回顾： 同步时序电路的分析方法分析目的： 时序电路 逻辑功能(Y,Q*) 分析步骤：①驱动方程 ②状态方程③输出方程状态图或时序图三个方程状态转换表*6.2.3 异步时序电路的分析方法自学，要求要看懂，与后面内容有关。6.3 若干常见的时序逻辑电路 6.3.1 寄存器和移位寄存器 6.3.2 计数器* 6.3.3 顺序脉冲发生器* 6.3.4 序列信号发生器电平触发脉冲触发边沿触发6.3.1 寄存器和移位寄存器一、寄存器（Register）用于存储一组二值代码的电路；1、功能： 一个触发器存储一位二值信号; N个触发器组成的N位寄存器，存储N位二值信号。2、实现：只要求有置1和置0功能的触发器（D、RS、JK）3、74LS75（1）电路：电平触发器构成的4位寄存器（2）动作特点：CLK＝1，Q随D的变而变，CLK＝0，Q保持CLK＝ ，Q随D的变而变，4、74HC175（1）电路：边沿触发器构成的4位寄存器（2）动作特点：（3）功能：寄存、异步置0（4）结构：并行输入、并行输出异步置0功能二、移位寄存器（Shift Register）1、功能： 存储代码 移位功能——寄存器里存储的代码能够在移位脉冲的作用下依次左移或右移。2、用途： 寄存代码 数据的串行－并行转换 数值运算 数据处理等串入－并出3、电路结构—右移DI＝1011CLKDIQ0Q1Q2Q3000000112031411000Q3输出，总需要多少时钟？0100710101101并行数据输入端工作状态控制端并行数据输出端4、双向移位寄存器—74LS194A（1）图形符号左移输入端右移输入端异步置0端（2）74LS194A的电路左移保持右移置数S1S0工作状1Q0 Q2D1（3）74LS194A的逻辑功能RDS1S0工作状态0××置零100保持101右移110左移111并行输入（4）74LS194A的应用——功能扩展右移输入端左移输入端例6.3.1置数右移右移右移右移置数Y＝8M＋2N6.3.2 计数器1、功能： 对时钟CLK进行计数 分频、定时