第十二章 时序逻辑电路(12.08计本).ppt

3. 双向移位寄存器74LS194A： (1) 逻辑图形符号及功能表： 3 若干常用的时序逻辑电路 其中： DIR－数据右移串行输入端 DIL－数据左移串行输入端 D0-D3－数据并行输入端 Q0~Q3－数据并行输出端 S1、S0－工作状态控制端 3 若干常用的时序逻辑电路 (2)扩展：由两片74LS194A构成8位双向移位寄存器 3 若干常用的时序逻辑电路 在计算机和数字逻辑系统中，计数器是最基本、最常用的部件之一。它不仅可以记录输入的脉冲个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。 计数器的分类如下： 按计数容量分：二进制计数器、十进制计数器、六十进制等 按时钟分:同步计数器、异步计数器 按计数过程中数字增减分：加法计数器、减法计数器和可逆计数器 按计数器中的数字编码分：二进制计数器、二-十进制计数器和 循环码计数器等 3 若干常用的时序逻辑电路 3.2 计数器 一 、同步计数器 1.同步二进制计数器 （1）加法计数器： 原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。 由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为： 3 若干常用的时序逻辑电路 右图为4位同步二进制计数器的逻辑电路。由T触发器构成。 a.驱动方程 图6.3.8 3 若干常用的时序逻辑电路 b. 状态方程： T触发器的特性方程为 则状态方程为 c.输出方程： 3 若干常用的时序逻辑电路 d. 状态转换表： 3 若干常用的时序逻辑电路 e.状态转换图： 3 若干常用的时序逻辑电路 f.时序图： 6.3.2 计数器 g.逻辑功能: (1)由于每输入16个CLK脉冲触发器的状态一循环，并在输出端C产生一进位信号，故为16进制计数器。若二进制数码的位数为n，而计数器的循环周期为2n，这样计数器又叫二进制计数器。将计数器中能计到的最大数称为计数器的容量，为2n-1. (2) 计数器有分频功能，也把它叫做分频器。若CLK脉冲的频率为f0, 则由16进制计数器的时序图可知，输出端Q0、Q1、Q2、Q3的频率为f0/2、f0/4、f0/8、f0/16. 3 若干常用的时序逻辑电路 中规模集成的4位同步二进制计数器74161: 注：74161和74LS161只是内部电路结构有些区别。74LS163也是4位二进制加法计数器，但清零方式是同步清零 3 若干常用的时序逻辑电路 中规模集成同步十进制计数器74160 (74LS160 ): 注：74LS160为十进制计数器，故进位脉冲是在1001时出现的，而161为十六进制，进位脉冲是在1111时出现的。 3 若干常用的时序逻辑电路 状态转化图为： 能自启动 3 若干常用的时序逻辑电路 MN的情况 在N进制计数器的顺序计数过程中，若设法使之跳过（N－M）个状态，就可以得到M进制计数器了，其方法有置零法（复位法）和置数法（置位法）。 置数法 置零法 3 若干常用的时序逻辑电路 a. 置零法： 置零法适用于置零（有异步和同步）输入端的计数器，如74160异步置零，其工作原理示意图如图所示。 若原来的计数器为N进制，初态从S0开始，则到 SM－1为M个循环状态。若清零为异步清零，故提供清零信号的状态为暂态，它不能计一个脉冲，所以为了实现M进制计数器，提供清零信号的状态为SM。 3 若干常用的时序逻辑电路 异 步 清 零 同 步 清 零 例 利用置零法将十进制的74160接成六进制计数器。 异步置零法 解：74160有效循环为0000~1001，由于初态为0000，故六进制为六个状态循环，即0000~0101，回零信号取自0110。 3 若干常用的时序逻辑电路 进位输出 1 3 若干常用的时序逻辑电路 注：由于清零信号随着计数器被清零而立即消失，其持续的时间很短，有时触发器可能来不及动作（复位），清零信号已经过时，导致电路误动作，故置零法的电路工作可靠性低。为了改善电路的性能，在清零信号产生端和清零信号输入端之间接一基本RS触发器。 0 3 若干常用的时序逻辑电路 1 1 0 注：由于清零信号随着计数器被清零而立即消失，其持续的时间很短，有时触发器可能来不及动作（复位），清零信号已经过时，导致电路误动作，故置零法的电路工作可靠性低。为了改善电路的性能，在清零信号产生端和清零信号输入端之间接一基本RS触发器。 1 3 若干常用的时序逻辑电路 0 0 0 0 0 1 0 b. 置数法： 有预置数功能的计数器可用此方法构成M进制计数器。但注意74160为同步预置数 置数法的原理是通过给计数器重复置入某个数值的方法跳过（N－M）个状态，从而获得M进制计数器的。为了实现M进制计数器，同步置数置数信号应由Si产生，而异步置数应由