电子教案《数字电子技术》 第九章（教案）第9章 综合课程设计 .docx

《数字电子技术》教案 第9章 综合课程设计 课程章节 第9章 综合课程设计 课时分配 4 教学目标 1.了解各功能电路的相互影响构。 2.掌握各功能电路参数的衔接和匹配关系。 3.掌握各功能电路参数的模拟电路与数字电路的结合。 4.提高学生对单元功能电路的灵活运用能力和综合运用能。 教学重点、难点 1.综合课程设计的具体步骤。 2.智力竞赛抢答器逻辑电路的设计原理及参考电路。 3.数字电子钟逻辑电路的设计原理及参考电路。 4.交通灯控制逻辑电路逻辑电路的设计原理及参考电路。 授课方式 课堂讲授，板书 教学内容 1.综合课程设计 2.智力竞赛抢答器逻辑电路设计 3.数字电子钟逻辑电路设计 4.交通灯控制逻辑电路设计 教学过程 9.1 概述 综合课程设计是在教师指导下，由学生独立完成的，大致可分为以下3个阶段。 1.设计与计算阶段 学生根据所选课题的任务、要求和条件进行总体方案的设计，通过论证与选择，确定总体方案，并对方案中的单元电路进行选择和设计计算，最后画出总体电路图。（此阶段所需时间约占课程设计总学时的30%）。 2.安装与调试阶段 经指导教师审查通过后，学生即可领取所需元器件进行电路组装和电路调试，通过排除电路故障、调整元器件、修改电路结构等环节，使之达到设计指标要求。（此阶段所需时间约占课程设计总学时的50%）。 3.撰写总结报告阶段 总结报告是学生对课程设计全过程的系统总结，学生应按规定的格式编写设计说明书，其内容主要包括以下几个方面： （1）课题名称。 （2）课题设计任务和要求。 （3）课题方案选择与论证。 （4）课题方案设计说明，主要包括以下3个方面。 ① 设计原理框图、总体电路结构图、布线图及它们的说明。 ② 单元电路设计与计算说明。 ③ 元器件选择和电路参数计算的说明。 （5）电路调试情况，主要是对电路的工作情况进行测试、记录、整理与结果分析，以及调试中出现的问题，原因分析和解决措施等。 （6）实验设计后的收获体会、存在问题和进一步的改进意见等。 9.2智力竞赛抢答器逻辑电路设计 9.2.1简述 如图9-1所示为智力竞赛抢答器的电路原理组成方框图。 图9-1 智力竞赛抢答器原理框图 1．智力竞赛抢答器构成 智力竞赛抢答器主要由编码电路、锁存器、编码显示器和控制电路等部分组成。 2．智力竞赛抢答器各部分功能 编码电路主要通过使能端EI控制是否编码，以实现抢答后的封锁；锁存器采用触发器以同时实现锁存和译码的功能，其输出信号进入4输入显示数码管。 9.2.2设计任务及要求 用TTL或CMOS集成电路设计一台可供4名选手参加比赛的智力竞赛抢答器，具体要求主要包括以下几点： （1）抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。 （2）选组电路能迅速、准确地判别抢答者，同时能排除其他组的干扰信号，即闭锁其他各路输入使其再按开关时失去作用，并能对抢中者发出声、光显示和鸣叫指示。 （3）计数显示电路为3位十进制计分显示电路，能进行加/减计分。 （4）开始作答时，启动定时灯亮，开始计时；当计时结束时，喇叭发出单音调“嘟”声，并熄灭指示灯。 9.2.3设计方案提示 根据设计任务和要求，参考智力竞赛抢答器的原理框图，可分以下几部分进行模块化设计： （1）复位和抢答开关输入防抖电路可采用增加吸收电容或RS触发器的方法来实现。 （2）判别选组电路可以用触发器和组合逻辑电路完成，也可用一些特殊器件（如MC14599或CD4099八路可寻址输出锁存器）来实现。 （3）计数显示电路可用8421码拨码开关译码电路显示；加/减计数既可以由8421码拨码开关实现，也可由加/减计数器（如74LS193）来组成；译码、显示可以用共阴或共阳组件，也可用CL002译码显示器。 （4）启动定时电路时，定时计数器按减计数或加计数方式进行工作，并使指示灯亮；定时结束时，输出一脉冲，驱动音响电路工作，并使指示灯灭。 9.2.4主要元器件选择 智力竞赛抢答器的主要元器件如下： （1）通用实验底板。 （2）直流稳压电源。 （3）集成电路：74LS190、74LS48、CD4043、74LS112及门电路。 （4）显示器：LCD5011-11、CL002、发光二极管。 （5）拨码开关（8421码）。 （6）阻容元件、电位器。 （7）喇叭、开关等。 9.2.5设计原理及参考电路 如图9-2所示为智力竞赛抢答器的逻辑电路参考图（见教材283-284页）。 智力竞赛抢答器电路主要包括计分部分、判组部分、定时部分和音响部分等，具体说明如下： 1．计分部分 每组均由8421码拨码开关KS-1，完成分数的增和减，每组为三位，个、十、百位，每位可以单独进行加减，计分电路也可以用电子开关或集成加、减法计数器来组合完成。 2．判组电路 判组电