清华大学数字电子技术基础教程10可编程逻辑器件.pptx

第八章 可编程逻辑器件;8.1 概 述;图8.1.1 PLD电路中门电路的惯用画法（a）与门（b）输出恒等于0的与门（c）或门（d）互补输出的缓冲器（e）三态输出的缓冲器;8.2 现场可编程逻辑阵列（FPLA）;图8.2.1 FPLA的基本电路结构;图8.2.2 FPLA的异或输出结构;图8.2.3 时序逻辑型 FPLA的电路结构;8.3 可编程阵列逻辑（PAL）;图8.3.1 PAL器件的基本电路结构;图8.3.2 编程后的PAL电路;图8.3.3 具有互补输出的专用输出结构;图8.3.4 PAL的可编程输入/输出结构;图8.3.5 带有异或门的可编程 输入/输出结构;图8.3.6 PAL的寄存器输出结构;图8.3.7 PAL的异或输出结构;图8.3.8 PAL的运算选通反馈结构;图8.3.9 产生16种算术、逻辑运算的编程情况;图8.3.10 PAL14H4按式〔 8.3.2 〕编程后的逻辑图;图8.3.11 例 8.3.2输出状态的卡诺图;图8.3.12 例 8.3.2中编程后的PAL16R4的逻辑图;8.4 通用阵列逻辑（GAL）;图8.4.1 GAL16V8的电路结构图;图8.4.2 由3个编程单元构成的与门;图8.4.3 GAL16V8编程单元的地址分配;图8.4.4 OLMC的结构框图;图8.4.5 GAL16V8结构控制字的组成;图8.4.6 OLMC5种工作模式下的简化电路（图中NC表示不连接）（a）专用输入模式 （b）专用组合输出模式 （c）反馈组合输出模式 （d）时序电路中的组合输出模式 （e）寄存器输出模式;图8.4.7 GAL的输入缓冲器电路;图8.4.8 GAL的输出缓冲器电路;图8.4.9 GAL的静态输出特性（a）输出为高电平时（b）输出为低电平时;8.5 可擦除的可编程逻辑器件（EPLD）;图8.5.1 AT22V10的电路结构框图;图8.5.2 每组乘积项分为两部分的可编程结构;图8.5.3 与－或逻辑阵列的乘积项共享结构;图8.5.4 AT22V10的OLMC电路结构图;图8.5.5 ATV750的OLMC电路结构图;8.6 现场可编程门阵列（FPGA）;图8.6.1 FPGA的基本结构框图;图8.6.2 FPGA内静态存储器的存储单元;图8.6.3 XC2064的IOB电路;图8.6.4 XC2064的CLB电路;图8.6.5 XC2064中CLB的3种组态（a）四变量任意函数 （b）两个三变量任意函数 （c）五变量逻辑函数;图8.6.6 二变量通用逻辑模块的原理图;图8.6.7 XC2064中CLB的存储电路;图8.6.8 FPGA内部的互连资源;图8.6.9 开关矩阵和可编程连接点;图8.6.10 利用水平和垂直通用连线和开关矩阵实现连接;图8.6.11 用直接连线实现连接;图8.6.12 XC2064的主并装载模式（a）电路接法 （b）写入数据的时序图;图8.6.13 石英晶体振荡器电路;图8.6.14 装载过程的流程图;8.8 在系统可编程逻辑器件（ISP－PLD）;图8.8.1 ispGAL16z8的电路结构框图;图8.8.2 ispGAL16z8编程操作流程图;图8.8.3 ispLSI1032的电路结构框图;图8.8.4 ispLSI1032的逻辑功能划分框图;图8.8.5 通用逻辑模块（GLB）的电路结构;图8.8.6 GLB的其它几种组态模式（a）高速旁路模式（b）异或逻辑模式（c）单乘积项模式;图8.8.7 输入/输出单元（ IOC ）的电路结构;图8.8.8 IOC的各种组态;图8.8.9 ispLSI器件的编程接口;图8.8.10 ispGDS22的结构框图;图8.8.11 ispGDS22的输入/输出单元（ IOC ）;9、春去春又回，新桃换旧符。在那桃花盛开的地方，在这醉人芬芳的季节，愿你生活像春天一样阳光，心情像桃花一样美丽，日子像桃子一样甜蜜。7月-217月-21Thursday, July 15, 2021 10、人的志向通常和他们的能力成正比例。22:36:3122:36:3122:367/15/2021 10:36:31 PM 11、夫学须志也，才须学也，非学无以广才，非志无以成学。7月-2122: