数字电子技术课程报告数字钟的与制作报告word精品文档6页.docxVIP

《数字电子技术》课程设计报告 数字钟的设计与制作 设计要求: 1、准确计时，以数字形式显示时、分、秒的时间;2、小时为 1、 准确计时，以数字形式显示时、分、秒的时间; 2、 小时为24进制，分与秒的计时要求为60进制; 3、 具有校时功能; 姓名:4、整点报时 姓名: 学号: 专业： 网络工程 班级： 成绩： 评阅人： 安徽科技学院理学院 数字钟的设计与制作 数字钟是一种用数字电路技术实现时、 分、秒计时的装置，与机械式时钟相比具有更高 的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路， 其中包括了组合逻辑电路和时序电路。 因此, 我们此次通过设计与制作数字钟，从而学会制作数字钟 ?而且通过数字钟的制作进一步的了 解各种在制作中用到的中小规模集成电路的作用及实用方法 ?且由于数字钟包括组合逻辑电 路和时叙电路?通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方 法。 一、设计要求 （一） 设计指标 1、 准确计时，以数字形式显示时、分、秒的时间； 2、 小时为24进制，分与秒的计时要求为 60进制； 3、 具有校时功能； 4、 整点报时。 （二） 设计要求 1画出电路原理图（或仿真电路图） ； 2、 元器件及参数选择； 3、 电路仿真与调试； （三） 制作要求 自行装配和调试，并能发现问题和解决问题。 （四） 编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 二、原理框图 数字钟的构成 数字钟实际上是一个对标准频率（1HZ ）进行计数的计数电路。由于计数的起始时间不 可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的 1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 图1数字钟组成框图 晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的 32768 H z的方波信号，可保证数字 钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电 路。一般输出为方波的数字式晶体振荡器电路通常有两类， 一类是用TTL门电路构成； 另 一类是通过CMOS非门构成的电路， 本次设计采用了后一种。 如图2所示，由CMOS非 门U1与晶体、电容和电阻构成晶体振荡器电路， U2实现整形功能， 将振荡器输出的近似 于正弦波的波形转换为较理想的方波。输出反馈电阻R 1为非门提供偏置，使电路工作于放 大区域，即非门的功能近似于一个高增益的反相放大器。 电容C 1、C2与晶体构成一个谐振 型网络，完成对振荡频率的控制功能， 同时提供了一个180度相移， 从而和非门构成一个 正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性， 从而保证了 输出频率的稳定和准确。 图2 CMOS晶体振荡器（仿真电路） 3?时间记数电路 一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本 6.心 |QC Qo — r 图3 74HC390逻辑框图次设计中选择 74HC390 图3 74HC390逻辑框图 秒个位计数单元为10进制计数器， 无需进 制转换，只需将Q a与CP B （下降沿有效）相连 即可°CP a （下降没效）与1H Z秒输入信号 相连，Q 3可作为向上的进位信号与十位计数单元的CP a相连。 秒十位计数单元为6进制计数器, 秒十位计数单元为6进制计数器, 需要进制转换。 将10进制计数器转换为6进制计数 器的电路连接方法如图4所示， 其中Q 2可作为向上的进位信号与分个位的计数单元的CP a 相连。 图4十进制-六进制转换电路 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同， 只不过分 个位计数单元的Q 3作为向上的进位信号应与分十位计数单元的CP a相连，分十位计数单元 的Q 2作为向上的进位信号应与时个位计数单元的CP a相连。 时个位计数单元电路结构仍与秒或个位计数单元相同， 但是要求，整个时计数单元应为 12进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行12进制转换。利用1片7 4HC 3 9 0实现12进制计数功能的电路如图 5所示。 图5十二进制电路 第 第 PAGE # 页 另外，图5所示电路中，尚余一2进制计数单元，正好可作为分频器2H z输出信号转 化为1H z信号之用。 4．译码驱动及显示单元电路 选择CD4 5 1 1作为显示译码电路；选择LED数码管作为显示单元电路。由 CD4511 把输进来的二进制信号翻译成十进制数字， 再由数码管显示出来。 这里的 LED 数码 管是采用共阴的方法连接的。 计数器实现了对时间的累计并以 8421BC