53降低CACHE失效率的方法.pptx

(1) 强制性失效(Compulsory miss) 当第一次访问一个块时，该块不在 Cache中，需从下一级存储器中调入Cache， 这就是强制性失效。 (冷启动失效，首次访问失效。) (2) 容量失效(Capacity miss )  如果程序执行时所需的块不能全部调 入Cache中，则当某些块被替换后，若又 ; 重新被访问，就会发生失效。这种失效称 为容量失效。;2. 三种失效所占的比例;图示I(绝对值);图示Ⅱ(相对值);可以看出： (1) 相联度越高，冲突失效就越少； (2) 强制性失效和容量失效不受相??度的影响； (3) 强制性失效不受Cache容量的影响，但容 量失效却随着容量的增加而减少； (4) 表中的数据符合2:1的Cache经验规则，即 大小为N 的直接映象Cache的失效率约等于 大小为N/2 的两路组相联Cache的失效率。;强制性失效：增加块大小，预取 (本身很少) 容量失效：增加容量 (抖动现象) 冲突失效：提高相联度 (理想情况：全相联);5.3.1 增加Cache块大小;2. 增加块大小会增加失效开销;例 5.4;块大小 （字节） ;5.3.2 提高相联度;4. 例题;平均访存时间8路 平均访存时间4路 平均访存时间4路 平均访存时间2路 平均访存时间2路 平均访存时间1路; 在每种情况下的失效开销相同，都是50个时钟周期。把相应的失效率代入上式， 即可得平均访存时间。 例如，1KB的直接映象Cache的平均访存时间为： 平均访存时间1路 ＝ 1.00＋(0.133×50) ＝ 7.65 容量为128KB的8路组相联Cache的平均访存时间为： 平均访存时间8路 ＝1.14＋(0.006×50) ＝1.44;Cache容量 （K字节） ;1. 基本思想 在Cache和它从下一级存储器调数据 的通路之间设置一个全相联的小Cache， 用于存放被替换出去的块(称为Victim)， 以备重用。 工作过程; 对于减小冲突失效很有效，特别是对于小容量的直接映象数据Cache，作用尤其明显。 例如，项数为4的Victim Cache: 使4KB Cache的冲突失效减少20%～90%;;(1) 基本思想及工作原理 (动画演示) 在逻辑上把直接映象Cache的空间上下 平分为两个区。对于任何一次访问，伪相联 Cache先按直接映象Cache的方式去处理。若 命中，则其访问过程与直接映象Cache的情 况一样。若不命中，则再到另一区相应的位 置去查找。若找到，则发生了伪命中，否则 就只好访问下一级存储器。;3. 例题;首先考虑标准的平均访存时间公式： 平均访存时间伪相联 ＝命中时间伪相联＋失效率伪相联×失效开销伪相联 由于： 失效率伪相联＝失效率2路 命中时间伪相联＝命中时间1路＋伪命中率伪相联×2； 伪命中率伪相联＝命中率2路－命中率1路 ＝(1－失效率2路)－(1－失效率1路) ＝失效率1路－失效率2路;故： 平均访存时间伪相联 ＝命中时间1路＋(失效率1路－失效率2路)×2 ＋失效率2路×失效开销1路;根据上一个例子中的表5－8，对于2KB Cache，可得： 平均访存时间1路 ＝5.90 个时钟 平均访存时间2路 ＝4.90 个时钟 对于128KB的Cache有，可得： 平均访存时间1路 ＝1.50 个时钟 平均访存时间2路 ＝1.45 个时钟 可见，对于这两种Cache容量，伪相联Cache都是速度最快的。;5.3.5 硬件预取技术;1个块的指令流缓冲器： 捕获15％～25％ 的失效 4个块的指令流缓冲器： 捕获50％ 16个块的指令流缓冲器：捕获72％;4. 例题;假设： 预取命中率＝25％  命中时间＝1个时钟周期 失效开销＝50个时钟周期 由表5.4可知，8KB指令Cache的失效率＝1.10％ 故平均访存时间预取 ＝1＋(1.10 %×25 %×1)＋ (1.10 %×(1－25 %)×50) ＝