基于FPGA的时间间隔测量仪的设计.pdf

清 华 大 学 2008 届 毕 业 设 计 说 明 书 毕业设计说明书 基于 FPGA的时间间隔测量仪的设计 学生姓名 ： 学号： 学 院 ： 专 业 ： 指导教师 ： 2012 年 6 月 清 华 大 学 2008 届 毕 业 设 计 说 明 书 摘 要 随着科技的飞速发展，人们对高精度的时间频率的需求越来越高，传统可驯钟系统 ( 自动校频系统 ) 是模拟或半数字体制，其时差测量单元采用高精度时间间隔计数器，存 在成本高、调试困难和不易建立模型等缺点。微电子技术的发展，推动了可编程逻辑技 术的发展，出现了价格低廉、适合工程应用的现场可编程逻辑器件 (FPGA)，因此采用 FPGA实现高精度时间间隔测量具有很大的现实意义。 本文详细分析了几种传统时间间隔测量方法， 深入研究了延迟单元在 FPGA 中的实 现方法，并对事件延迟内插法、时钟延迟内插法、以及差分延迟内插法三种时间内插法 的仿真验证，结果表明，基于差分延迟线测量的分辨率最高，消耗硬件资源最少。在此 基础之上，在 Altera 公司 CycloneII 系列的 EP2C8Q208C8N芯片中实现分辨率为 43ps 的差分延迟链，采用粗细结合测量的方案，设计了一个集成在 FPGA 内的高精度时间间 隔 测量模块。设计主要包括四个部分：系统时钟模块、粗测量单元、细测量单元、数 据处理与数据传输模块，并在 QuartusII 开发环境下通过 VerilogHDL 语言对模块进行 软件实现。 基于 FPGA的时间间隔测量的精度达到 200ps，具有高精度、 集成度高、 易于移植的 特点，是一种较优的设计方案，有着很好的应用前景。 关 键 词： FPGA，时间间隔测量，差分延迟内插法，延迟线 清 华 大 学 2008 届 毕 业 设 计 说 明 书 ABSTRACT With the rapid development of science and technology,the demand of high-precision time and frequency are increasingly higher.The traditional Disciplined Clock System (adaptive frequency calibration system) adopts analog or semi-digital system,which use high precision time-interval counter measure time part.But it exists shortcoming such as:high cost,large impact by environmental factors.Development of microelectronics technology,and promote the development of programmable logic technology.There has been a low price, suitable for engineering applications of field programmable gate array (FPGA). So reaching precise time-interval measure based on FPGAhas the great pra