8位数码扫描显示电路设计.docxVIP

8位数码扫描显示电路设计 8位数码扫描显示电路设计 1、学习硬件扫描显示电路的设计。 2、熟悉Quartus II 6.0的Verilog HDL 文本设计过程，学习简单时序电路 的设计、仿真和硬件的测试。 1、设计8位数码扫描显示电路。 2、采用文本编辑法，利用Verilog HDL 语言描述8位数码扫描显示电路。 3、设计时序控制电路。 3.1、系统方案论证 如下图（1）所示的是8位数码扫描显示电路，其中每个数码管的8个段：h, g, f, e, d, c, b, a（h 是小数点）都分别连在一起，8个数码管分别由8个选通信号k1, k2, k3,……k8来选择。被选通的数码管显示数据，其余关闭。如在某一时刻，k2为高电平，其余选通信号为低电平，这是仅k3对应的数码管显示来自段信号端的数据，其余7个数码管呈现关闭状态。根据这种电路状况，如果希望在8个数码管显示希望的数据，就必须使得8个选通信号k1, k2, k3,……k8分别被单独选通，并在此同时，在段信号输入口加上希望在该对应数码管上显示的数据，于是随着选通信号的扫变，就能实现扫描显示的目的。 图1 8位数码扫描显示电路 3.2、模块电路设计 用VHDL 设计一个8位数码扫描显示电路，利用Quartus Ⅱ6.0进行编辑输入、编译及时序仿真。 引脚锁定及硬件测试。电路模式不限，将实验系统左上方（即8个数码管左边）的跳线开关选择向下插（注意：实验结束后要恢复原位）.8位数码扫描显示的电路符号如下图(2)所示。输入信号：时钟信号clk 。输出信号：段显示控制信号 seg[7:0];数码管地址控制信号 cnt8[2:0]。 图2 8位数码扫描显示的电路符号 设计代码如下： module scan_led(seg,cnt8,clk); input clk; //时钟信号 output[7:0] seg; reg[7:0]seg,scan; output reg[2:0]cnt8; reg[3:0]data; always @(posedge clk) case(cnt8[2:0]) 3b000:begin scan 3b001:begin scan 3b010:begin scan 3b011:begin scan 3b100:begin scan 3b101:begin scan 3b110:begin scan 3b111:begin scan default:begin scan endcase case(data[3:0]) 4b0000:seg[7:0] 4b0001:seg[7:0] 4b0010:seg[7:0] 4b0011:seg[7:0] 4b0100:seg[7:0] 4b0101:seg[7:0] 4b0110:seg[7:0] 4b0111:seg[7:0] 4b1000:seg[7:0] 4b1001:seg[7:0] 4b1010:seg[7:0] 4b1011:seg[7:0] 4b1100:seg[7:0] 4b1101:seg[7:0] 4b1110:seg[7:0] 4b1111:seg[7:0] default:seg[7:0] endcase endmodule 四、系统调试与结果 1、组装调试8位数码扫描显示的电路。 2、定时8位数码扫描显示的电路的联调，注意各部分电路之间的时序配合 关系。然后检查电路各部分的功能，使其满足设计要求。 3、8位数码扫描显示的数字如图（3）所示，时序仿真结果如图所示观察波 形图知，随着每一个选通的地址，而发送不同的段码，最终8位数码显 示电路数据124579DF ，从而实现数码管的动态扫描显示。 图3 8位数码扫描显示的数字 五、主要元器件与设备 数字电路实验箱，EDA 软件Quartus Ⅱ6.0 六、课程设计体会与建议 6.1、设计体会 课程设计是培养学生综合能力，运用所学知识、发现、提出、分析和解决问题，锻炼实践能力的重要环节，是对学生实际工作能力的具体实训和考擦过程。回顾这次课程设计，我感慨万千，的确，从选题到定稿，从理论到实践，在这些日子里，我学到了很多东西，不仅可以复习以前