数字频率计开题报告.docx

文档来源为:从网络收集整理 文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持. PAGE PAGE1文档来源为:从网络收集整理.word版本可编辑.欢迎下载支持. 数字频率计开题报告 篇一：开题报告数字频率计 杭州电子科技大学毕业设计（论文）开题报告题目学院 专业 姓名 班级学号指导教师数字频率计的设计与实现通信工程学院通信工程孔冬滨 易志强 一、综述本课题国内外研究动态，说明选题的依据和意 义 (一)课题的意义 在电子技术中，频率是最基本的参数之一，并且与许多 电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。近年来,在现代电子系统设计领域中,电子设计自动化已成为重要的设计手段。简单的搭建电路已经不适应大规模电路设计要求。EDA的可编写程序设计硬件电路设计，可重复下载的优势非常明显。这样做既可节省时间又能避免不必要的资源浪费。数字频率计的设计,其功能是实现信号的频率、周期、占空比以及脉宽等指标的测量，在电子测量、航海、探测、军事等众多领域的应用范围广泛。 数字频率计是数字电路中的一个典型应用，实际的硬件 设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。而采用FPGA现场可编程门阵列为控制核心，通过硬件描述语言VHDL编程，在QuartusII仿真平台上编译、仿真、调试，并下载到FPGA芯片上，通过严格的测试后，能够较准确地测量方波、正弦波、三角波、矩齿波等各种常用的信号的频率，而且还能对其他多种物理量进行测量，并且将使整个系统大大简化，提高了系统的整体性能和可靠性。 本课题采用的是等精度数字频率计，在一片FPGA开发 板里实现了数字频率计的绝大部分功能，它的集成度远远超过了以往的数字频率计。又由于数字频率计最初的实现形式是用硬件描述语言写成的程序，具有通用性和可重用性。所以在外在的条件(如基准频率的提高，基准频率精度的提高)的允许下，只需对源程序作很小的改动，就可以使数字频率计的精度提高几个数量级。同时对于频率精度要求不高的场合，可以修改源程序，使之可以用较小的器件实现，从而降低系统的整体造价。 (二)国内外现状及发展趋势 我国在这个领域的发展是极其迅速，现在的技术实际已是多年来见证。我国现阶段电子产品的市场特点，电子数字化发展很快，数字频率计已经应用于高科技等产品上面，可以不夸张的说没有不包含有频率计的电子产品。我国的CD、 VCD、DVD和数字音响广播等新技术已经大量进入市场，而在今天这些行业中都必须用到频率计。到今天频率计已开始并正向智能、精细的方向发展。 数字电路制造工业的进步，使得系统设计人员能在更小 的空间实现更多的功能，从而提高系统可靠性和速度。现如今，数字频率计已经不仅仅是测量信号频率的装置了，用它还可以测量方波脉冲的脉宽。在人们的生活中频率计也发挥着越来越重要的作用，比如用数字频率计来监控生产过程，这样可以及时发现系统运行中的异常情况，以便给人们争取时间处理。 除此之外，它还可以应用于工业控制等其它领域。在传统的电子测量仪器中，示波器在进行频率测量是频率较低，误差较大。频率仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时的跟踪捕捉到被测信号的频率变化。正是由于频率计能够快速准确的捕捉到被测信号频率的变化，因此频率计拥有非常广泛的引用范围。 二、研究的基本内容，拟解决的主要问题：研究的基本内容： 数字频率计是数字电路中的一个典型应用,实际的硬件设计用到的器件较多,连线比较复杂,而且会产生较大的延时,造成测量误差、可靠性差。随着可编程逻辑器件(CPLD)的广泛应用,以EDA工具为开发平台,利用VHDL工业标准硬 件描述语言,采用自顶向下(ToptoDown)和基于库(Library-based)的设计,设计者不但可以不必了解硬件结构设计,而且将使系统大大简化,提高整体的性能和可靠性。 数字频率计的原理框图如图1所示。主要由5个模块组 成,分别是:脉冲发生器电路、测频控制信号发生器电路、计数模块电路、锁存器、译码驱动电路。 图1数字频率计的原理框图 数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。直接测频法适用于高频信号的频率测量，通常采用计数器、数据锁存器及控制电路实现，并通过改变计数器阀门的时间长短在达到不同的测量精度；间接测频法适用于低频信号的频率测量，本设计中使用的就是直接测频法，即用计数器在计算1s内输入信号周期的个数。 根据频率的定义和频率测量的基本原理,通过VHDL语言编程设计一款8位能以十六进制方式显示的频率计，再添加 一块模板，把频率计改为8位十进制方式显示的频率计，此 电路的计数器必须是8个4位的十进制计数器，并用EDA软件