太原理工大学EDAFPGA八路抢答器应用设计课程设计.docx

太原理工大学 CPLD/FPGA应用设计 课程设计 设计名称 专业班级 学 号 姓 名 指导教师 同 组 人 八路抢答器 测控 13-1 班 2013101561 王文俊 张 博 王文俊 ,云崇碧 专业班级 设计名称 设计 任务 主要 设计 参数 太原理工大学现代科技学院 课程设计任务书 测控 13-1 8 路抢答器 学生姓名 王文俊 设计周数 1.5 周 课程名称 指导教师 CPLD/FPGA应 用 设计 张博 设计一个 8 路抢答器，具体要求如下： （ 1）设计具有一个可容纳 8 组参赛者的数字智力抢答器，每组设置一个抢答按钮供抢 答者使用。 ( 2 ) 主持人按键清零，数码管显示 0，进入抢答状态； （ 3）主持人发出开始命令， 8 人开始抢答，若有人先按下抢答按钮，数码管显示该组号 码，其他人再按抢答按钮，系统不再响应； （4）设置记分电路，可显示每组选手的分数； （ 5）设置计时显示。 设计内容 设计要求 （ 1） 根据选题要求，进行方案比较，画出系统框图； （2） 使用 VHDL 语言描述各单元电路； （ 3） 利用 Quartus II10.0 软件对单元电路进行编译，仿真，引脚锁定，下载调试； （4） 撰写课程设计任务书。 主要参考 资 料 学生提交 归档文件 1 张文爱.EDA技术与 FPGA应用设计 . 电子工业出版社， 2013 2 贾秀美 . 数字电路硬件设计实践 . 高等教育出版社， 2008 课程设计说明书，主要包括以下内容： （1） 设计方案，系统框图，原理分析； （2） 系统各模块的 VHDL 源程序； （3） 综合编程部分， 包括各模块的综合结果，仿真分析， 系统管脚定义，下载 验证结果； （4） 设计总结部分， 指出设计系统的特点及选用方案优缺点， 提出改进意见及 展望，总结设计收获，体会； （5） 参考文献。 指导教师签名 ： 日期： 一、设计目的 1、加深对 VHDL 语言设计的理解； 2、通过对抢答器的设计加深对 CPLD/FPG 课程 3、 通过对抢答器的设计了解简易集成电路的设 理解 计思路。 二、设计要求 1．设计具有一个可容纳 8 组参赛者的数字智力抢答器，每组设置一个抢答按钮供抢答者使用。 2．主持人按键清零，数码管显示 0，进入抢答状态； 3.主持人发出开始命令， 8 人开始抢答，若有人先按下抢答按钮，数码管显示该组号码，其他人再按抢 答按钮，系统不再响应； 4.设置记分电路，可显示每组选手的分数； 5.设置计时显示。 三、设计方案 根据系统设计要求可知，系统的输入信号有：各组的抢答按钮 清零信号 CLR ，系统时钟信号 CLK ，计分复位信号 RET ，加分按钮信号 计时使能信号 EN， 计时预置调整信号按钮 AN、 BN, 系统的输出信号有： A、 B、 C、 D、 E、 F、 G、 H,系统 ADD ，计时预置控制信号 LDN， 4 个组抢答成功与否的指示灯控制 信号输出口 LEDA 、 LEDB、 LEDC、 LEDD、 LEDE、 LEDF、 LEDG、 LEDH,4 个组抢答时的计时数码管显 示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。 本次课程设计的主要目的旨在通过独立完成一个 “抢答器” 提升对《 CPLD/FPGA技术及应用》课程所学内容的掌握和应用。 以计算机为工具，设计者在 EDA软件平台上，用硬件描述语言 的设计， 达到对 EDA技术的熟练掌握， VHDL完成设计文件，然后由计算机 自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配 编译、 逻辑映射和编程下载等工作。 基于 VHDL程序设计中拥有输入设计流程 , 其包括设计输入， 综合， 适配，仿真测试和编程下载等方法。与其他应用软件相比，他提供了更强大、更直观便捷和操作灵活 的原理图输入设计功能，同时还配备了更丰富的适用于各种需要的元件库，其中包括基本的逻辑元件， 宏功能元件，以及类似于 IP 核的参数可设置的宏功能块