专业实习 电子时钟设计 焊接.docVIP

专业实习课程设计 专业实习课程设计 设计题目 数字时钟设计 姓 名： 学 号： 学 院： 机电与信息工程学院 专 业： 通信工程 年 级： 2010级通信 一：实验设计要求： 1.1设计目的 通过设计与实践，制作出具有准确显示小时、分、秒的数字钟。 1.2设计功能 数字钟的功能有： 1.准确显示时、分、秒实现分60翻一（即60进制），时24翻一（即24进制） 2.实现时钟准点报时功能，当分跳0的时候，LED灯亮。 3.实现校时功能：时、分校准 二、主要实验器材 序号 器件 器件数 1 74LS48 6 2 7 74LS90 6 3 74HC32 7 4 555 1 5 共阴极数码管 6 6 电容（0.2μF） 1 7 电容（0.2μF） 1 8 电阻（5.72KΩ） 1 9 电阻（4.29KΩ） 1 10 面包板 1 11 5V稳压电源 1  三、设计原理及方框图 数字钟实际上是一个对标准频率进行计数的计数电路，标准的1HZ时间信号必须做到准确稳定。由图可见：本数字钟电路主要由震荡器、、时分秒计数器、译码显示器构成。它们的工作原理是：由震荡器产生的高频脉冲信号作为数字钟的时间基准，送入秒计数器，秒计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号作为分计数器的脉冲信号，分计数器也采用60进制计数器，每累计60分钟发出一个“时脉冲”信号，该信号将被送到时计数器，时计数器采用12进制计数器。译码显示电路将时、分、秒计数器的输出状态送到七段译码显示器，通过六位LED七段显示器显示出来。构成方框图如下： 振荡器 秒计数器 分计数器 时计数器 时译码器 分译码器 秒译码器 秒显示器 分显示器时显示器 振荡器 秒计数器 分计数器 时计数器 时译码器 分译码器 秒译码器 秒显示器 分显示器 时显示器 （图1 ） 四、各部分的电路及实现 4.1 震荡器电路 震荡器电路是数字钟的核心，主要用来产生时间标准信号，数字钟的精度，主要取决于时间标准信号的频率及稳定度。一般来说，震荡器的频率越高，计时精度越高。通常采用石英晶体震荡器经过分频得到这一信号，也可采用由门电路或555定时器构成的多谐震荡器作为时间标准信号源。 本设计方案采用的是集成电路定时器555与RC组成的多谐震荡器，如下图所示： 图2 4.2 计数器的设计 有了时间标准“秒”信号后，就可以根据设计要求设定时、分、秒计数器：分和秒计数器都采用60进制计数器，计数规律均为00，01，02------58，59，00，01------，这里均选用十进制计数器74LS90。74LS90有两个置零度端，通过与输出信号连接得到任意小于十进制的计数器。例如六进制计数器。然后与十进制计数器级联可得到六十进制计数器。 小时计数器是一个“23翻0”的特殊计数器，即当数字钟运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲，数字钟自动显示为00时00分00秒。通过两个十进制计数器的级联构成一个一百进制的计数器。然后通过输出控制可得到二十四进制计数器。把第一个计数器的Qb和第二个计数器的Qc连接到两个置零度端，并且两个芯片的置零度端连接，这样计数器到二十四时计数器就清零，就得到二十四进制计数器。 图3 4.3 译码显示器电路 译码和数码显示电路是将数字钟和计时状态直观清晰地放映出来，被人们的视觉器官所接受，它的任务就是将计数器输出的8421BCD码译成数码器显示所需要的高低电平。这里所选用的译码器就是常用的74LS48。 五、总体电路图设计 根据设计原理方框图将各部分电路连接起来则构成了总体电路图，如下页图所示： 六：安装实物图： 七 心得体会： “电子技术课程设计”是电子技术课程的实践性教学环节，是对我学习电子技术的综合性训练。 我做的是数字钟的设计，然而，要完成一个课题的设计要涉及到许多方面的知识。通过上网查询和查阅相关书籍资料，让我知道了大量关于数字钟设计的知识，同时又重新将从前学过的知识复习了一遍，做到对各个集成块的引脚功能和工作原理都很清晰。从而让我更深一步掌握了时序逻辑电路的功能，学会了做课程设计的一般步骤。 首先我制定出自己的设计方案，其次详细设计每一部分的电路，最后再根据原理方框图连接电路。这不仅培养了我独立分析和解决实际问题的能力，同时也为以后的电路设计打好了基础。 当然，在整个课程设计中，我们