FPGA低功耗设计要点.pdf

【低功耗】FPGA 的功耗概念与低功耗设计研究 摘要 : 随着半导体工艺的飞速发展和芯片工作频率的提高，芯片的功耗迅速增加， 而功耗增 加又导致芯片发热量的增大和可靠性的下降。 因此，功耗已经成为深亚微米集成电路设计中 的一个重要考虑因素。本文围绕 FPGA 功率损耗的组成和产生原理，从静态功耗、动态功 耗两大方面出发，分析了影响 FPGA 功率耗散的各种因素，并通过 Actel 产品中一款低功耗 的 FPGA 进一步进行说明。最后提出了在 FPGA 低功耗设计中的一些问题。 引言 芯片对功耗的苛刻要求源于产品对功耗的要求。 集成电路的迅速发展以及人们对消费类 电子产品 —— 特别是便携式 （移动）电子产品 —— 的需求日新月异， 使得设计者对电池供电 的系统已不能只考虑优化速度和面积， 而必须注意越来越重要的第三个方面 —— 功耗，这样 才能延长电池的寿命和电子产品的运行时间。 很多设计抉择可以影响系统的功耗， 包括从器 件选择到基于使用频率的状态机值的选择等。 1 FPGA 功耗的基本概念 （1） 功耗的组成 功耗一般由两部分组成：静态功耗和动态功耗。静态功耗主要是晶体管的漏电流引起， 由源极到漏极的漏电流以及栅极到衬底的漏电流组成； 动态功耗主要由电容充放电引起， 其 主要的影响参数是电压、节点电容和工作频率，可以用式（ 1）表示 [1] 。 （2 ） 静态功耗 静态功耗主要是由漏电流引起。 漏电流是芯片上电时， 无论处于工作状态还是处于静止 状态，都一直存在的电流，来源于晶体管的三个极，如图 1所示。它分为两部分，一部分来 自源极到漏极的泄漏电流 ISD ，另一部分来自栅极到衬底的泄漏电流 IG 。漏电流与晶体管 的沟道长度和栅氧化物的厚度成反比 [2] 。 图1 静态功耗的组成 源极到漏极的泄漏电流是泄漏的主要原因。 MOS 管在关断的时候，沟道阻抗非常大， 但是只要芯片供电就必然会存在从源极到漏极的泄漏电流。 随着半导体工艺更加先进， 晶体 管尺寸不断减小，沟道长度也逐渐减小，使得沟道阻抗变小，从而泄漏电流变得越来越大， 而且源极到漏极的漏电流随温度增加呈指数增长。 （3） 动态功耗 动态功耗主要由电容充放电引起， 它与 3个参数有关： 节点电容、 工作频率和内核电压， 它们与功耗成正比例关系。如式（ 1）所示，节点电容越大，工作频率越高，内核电压越大， 其动态功耗也就越高。而在 FPGA 中动态功耗主要体现为存储器、内部逻辑、时钟、 I/O 消 耗的功耗。在一般的设计中，动态功耗占据了整个系统功耗的 90% 以上，所以降低动态功耗 是降低整个系统功耗的关键因素。 （4 ） 降低功耗带来的好处 ① 低功耗的器件可以实现更低成本的电源供电系统。另外，更简单的电源系统意味着 更少的元件和更小的 PCB 面积，同样可以降低成本 [3] 。 ② 更低的功耗引起的结温更小，因此可以防止热失控，可以少用或不用散热器，如散 热风扇、散热片等。 ③ 降低功耗可以降低结温，而结温的降低可以提高系统的可靠性。另外，较小的风扇 或不使用风扇可以降低 EMI[3] 。 ④ 延长器件的使用寿命。器件的工作温度每降低 10 ℃，使用寿命延长