VHDL语言完成4位十进制计数器、4位锁存器、测频控制器的设计.pdf

电 子 设 计 自 动 化 实 验 实验名称 综合性实验二、硬件描述语言的层次化设计 实验设备 （1 ）EDA 实验箱 ( 型号 ), （2 ）计算机 , （3 ）EDA 软件（ QuartusII ） 实验目的 1、 熟悉 EDA 软件（ QuartusII ）的硬件描述语言输入设计方法； 2 、 掌握 VHDL 语言的层次化设计方法和仿真分析方法； 3 、 了解功能仿真、时序仿真和时序参数分析的意义。 实验容 1、 用 VHDL 语言完成 4 位十进制计数器、 4 位锁存器、测频控制器的设计，包括