硬件工程师笔试题附答案.pdf

一、填空题（每题 5 分， 8 题，共 40 分） 1. 二极管的导通电压一般是 0.7V 。 2. MOS管根据掺杂类型可以分为 NMOS 、 PMOS 。 3. 晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在 饱和 状态。 2 4. 二进制数 转换成十六进制数是 D2 。 5. 贴片电阻上的 103代表 10k 。 6. 输出使用 OC门或 OD 门 实现线与功能。 7. 假设 A 传输线的特征阻抗是 70 欧姆，B传输线的特征阻抗是 30 欧姆，A 传输线与 B传输线相 连，那么它们之间的反射系数是 0.4 。（-0.4 也可以是正确答案） 8. 假设模拟信号的输入带宽是 10Hz~1MHz，对信号进行无失真采样的最低频率是 2MHz 。 二、 问答题（每题 10 分，6 题，共 60 分） 1. 单片机上电后没有运转，首先要检查什么？（ 10 分） 答案：第一步，测量电源电压是否正常；第二步，测量复位引脚是否正常；第三步，测量外部晶振是否起振。 2. 请分别画出 BUCK和 BOOST电路的原理框图。 （10 分） BUCK电路： BOOST电路： 3. 请画出 SAR型（逐次逼近型） ADC 的原理框图，或者描述 SAR型 ADC 的工作原理。 （10 分） SAR型ADC包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER)和逻辑 控制单元(SAR LOGIC)。模拟输入电压 VIN 由采样保持电路采样并保持，为实现二进制有哪些信誉好的足球投注网站算法，首先由SAR LOGIC 控制 N 位寄存器设置在中间刻度，即令最高有效位 MSB为 “1”电平而其余位均为 “0”电平，此时数字模拟转换 器DAC输出电压VDAC为 0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较，若 VINVDAC，则比较器输出“1”电平，N 位寄存器的MSB保持 “1”电平；反之，若VNVDAC，则比较器输出“0” 电平，N 位寄存器的 MSB被置为 “0”电平。一次比较结束后，MSB被置为相应的电平，同时逻辑控制单元移至 次高位并将其置 “1”，其余位置 “0”，进行下一次比较，直至最低有效位 LSB比较完毕。整个过程结束，即完成了 一次模拟量到数字量的转换，N 位转换结果存储在寄存器内，并由此最终输出所转化模拟量的数字码。 4. 请将下图所示的英文翻译为中文。 （10 分） 答案：使用交流耦合的方式将单端 CMOS时钟信号送人 CLKP引脚，CLKM引脚使用0.1uf的电容耦合到地，如下图 136所示。然而，要实现最优性能必须使用差分输入，因为可以减小共模噪声的干扰。为实现高频输入采样，TI 推荐使用低抖动时钟。带通滤波器可以减小抖动带来的影响。非占空比50%的时钟信号不会影响ADC的性能。 5. 请描述 ARM 或者 FPGA各电压的上电时序，一般采用何种方式控制上电时序。 （10 分） 答案：核电压最先上电，然后辅助电压上电，IO口电压最后上电。 一般采用 power good引脚控制上电的时序 6. 请列出你常用的器件型号，并描述其功能和性能，最少描述两种。 （10 分） 无正确答案，发挥题