硬件工程师笔试题.pdf

1、 同步电路和异步电路的区别是什么？ 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作， 而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同 步。 异步电路具有下列优点 --无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块 性、可组合和可复用性 整个设计中只有一个全局时钟成为同步逻辑。 只有时钟脉冲同时到达各记忆元件的时钟 端，才能发生预期改变。 多时钟系统逻辑设计成为异步逻辑。电路状态改变由输入信号引 起同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 2 、 什么是 线与 逻辑，要实现它，在硬件特性上有什么具体要求？ 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用 oc 门来实现，由于 不用 oc 门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。 3 、 什么是 Setup 和 Hold up 时间？ 建立时间 (Setup Time)和保持时间（ Hold time ）。建立时间是指在时钟边沿前，数据信号 需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间 （Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求） 5 、什么是竞争与冒险现象？怎样判断？如何消除？ 在组合逻辑中， 由于门的输入信号通路中经过了不同的延时， 导致到达该门的时间不一致 叫 竞争。 因此产生的干扰脉冲毛刺叫冒险。 如果布尔式中有相反的信号则可能产生竞争和冒险 现象。解决 方法：一是添加布尔式的消去项，二是在芯片外部加电容。 6 、你知道那些常用逻辑电平？ TTL 与 COMS 电平可以直接互连吗？ 常用逻辑电平： 12V，5V ，3.3V；TTL 和 CMOS 不可以直接互连，由于 TTL 是在 0.3-3.6V 之 间，而 CMOS 则是有在 12V 的有在 5V 的。 CMOS 输出接到 TTL 是可以直接互连。 TTL 接到 CMOS 需要在输出端口加一上拉电阻接到 5V 或者 12V。 TTL 集成电路的主要型式为晶体管－晶体管逻辑门 （transistor-transistor logic gate ），TTL 大部 分都采用 5V 电源。 1.输出高电平 Uoh 和输出低电平 Uol Uoh ≥2.4V,Uol≤0.4V 2.输入高电平和输入低电平 Uih≥2.0V ，Uil≤0.8V CMOS 电路是电压控制器件， 输入电阻极大， 对于干扰信号十分敏感， 因此不用的输入端不 应开路，接到地或者电源上。 CMOS 电路的优点是噪声容限较宽，静态功耗很小。 1.输出高电平 Uoh 和输出低电平 Uol Uoh ≈VCC，Uol ≈GND 2.输入高电平 Uoh 和输入低电平 Uol Uih ≥0.7VCC,Uil≤0.2VCC OC 门，即集电极开路门电路， OD 门，即漏极开路门电路，必须外界上拉电阻和电源才能将 开关电平作为高低电平用。 否则它一般只作为开关大电压和大电流负载， 所以又叫做驱动门 电路。 TTL 和 COMS 电路比较： 1）TTL 电路是电流控制器件，而 CMOS 电路是电压控制器件。 2 ）TTL 电路的速度快，传输延迟时间短 (5-10ns) ，但是功耗大。 COMS 电路的速度慢，传 输延迟时间长 (25-50ns),但功耗低。 COMS 电路本身的功耗与输入信号的脉冲频率有关， 频率 越高，芯片集越热，这是正常现象。 COMS 电路的锁定效应： COMS 电路