EPP接口技术管理论文.docVIP

EPP接口技术管理论文 摘要：系统介绍EPP增强并口接口协议，简要介绍ST公司uPSD323X系列器件的特点及其开发环境PSDsoftEXPRESS；从硬件电路和软件编程两个方面，详细介绍使用uPSD323X系列器件实现EPP增强并口接口的设计方法。 关键词：EPP增强并口uPSD323XPSDsoftEXPRESS 引言 在IBM公司推出PC机时，并行端口已经是PC机的一部分。并口设计之初，是为能代替速度较慢的串行端口驱动当时的高性能点阵式打印机。并口可以同时传输8位数据，而串口只能一位一位地传输，传输速度慢。随着技术的进步和对传输速度要求的提高，最初的标准并行端口即SPP模式的并行端口的速度已不能满足要求。1994年3月，IEEE1284委员会颁布了IEEE1284标准.IEEE1284标准提供的在主机和外设之间的并口传输速度，相对于最初的并行端口快了50～100倍。IEEE1284标准定义了5种数据传输模式，分别是兼容模式、半字节模式、字节模式、EPP模式和ECP模式。其中EPP模式、ECP模式为双向传输模式。EPP模式比ECP模式更简洁、灵活、可靠，在工业界得到了更多的实际应用。本文介绍的一种基于uPSD323X的EPP增强并口的设计核心是，使用uPSD323X内部的CPLD实现EPP接口。 1EPP接口协议介绍 EPP(EnhancedParallelPort,增强并行端口)协议最初是由Intel、Xirocm、Zenith三家公司联合提出的，于1994年在IEEE1284标准中发布。EPP协议有两个标准：EPP1.7和EPP1.9。EPP接口控制信号由硬件自动产品，整个数据传输可以在一个ISAI/O周期完成，通信速率能达到500KB/s～2MB/s。 EPP引脚定义如表1所列。 表1EPP接口引脚定义 对应并口引脚EPP信号方向说明 1nWrit输出指示主机是向外设写（低电平）还是从外设读（高电平） 2～9Data0～7输入/输出双向数据总线 10Interrupt输入下降沿向主机申请中断 11nWait输入低电平表示外设准备好传输数据，高电平表示数据传输完成 12Spare输入空余线 13Spare输入空余线 14nDStrb输出数据选通信号，低电平有效 15Spare输入空余线 16Ninit输出初始化信号，低电平有效 17nAStrb输出地址数据选通信号，低电平有效 18～25GroundGND地线 1.1EPP接口时序 EPP协议定义了4种并口周期：数据写周期、数据读周期、地址写周期和地址读周期。数据周期用于计算机与外设间传送数据；地址周期用于传送地址、通道、命令、控制和状态等辅助信息。图1是EPP数据写的时序图。图1中，nIOW信号实际上在进行EPP数据写时并不会产生，只不过是表示所有的操作都发生在一个I/O周期内。在t1时刻，计算机检测nWait信号，如果nWait为低，表明外设已经准备好，可以启动一个EPP周期了。在t2时刻，计算机把nWrite信号置为低，表明是写周期，同时驱动数据线。在t3时刻，计算机把nDataStrobe信号置为低电平，表明是数据周期。当外设在检测到nDataStrobe为低后读取数据并做相应的数据处理，且在t4时刻把nWait置为高，表明已经读取数据，计算机可以结束该EPP周期。在t5和t6时刻，计算机把nDataStrobe和nWrite置为高。这样，一个完整的EPP数据写周期就完成了。如果就图1中的nDataStrobe信号换为nAddStrobe信号，就是EPP地址写周期。 图2是EPP地址读周期。与EPP写周期类似，不同的是nWtrite信号置为高，表明是读周期，并且数据线由外设驱动。 从EPP读、写周期可以看出，EPP模式的数据传输过程是一个信号互锁的过程。以EPP写周期为例子，当检测到nWait为低后，nDataStrobe控制信号就会变低，nWait状态信号会由于nDataStrobe控制信号的变低为而高。当计算机检测到 nWait状态信号变高后，nDataStrobe控制信号就会变高，一个完整的EPP写周期结束。因此，EPP数据的传输以接口最慢的设备来进行，可以是主机，也可以是外设。 1.2EPP增强并口的定义 EPP增强并口模式使用与标准并口（SPP，StandardParalledPort）模式相同的基地址，定义了8个I/O地址。基地址+0是SPP数据口，基地址+1是SPP状态口，基地址+