《数字逻辑电路》(第二版） 第5章时序电路2008版.pptVIP

逻辑电路;5．1 时序逻辑电路概述 ; 分析时序逻辑电路，写出触发器的状态转换方程和输出方程，画出电路在不同起始状态下的工作波形。 ;时序电路的结构 ;时序电路的结构 ;5．2 时序逻辑电路的描述方法 ;② 根据状态转移方程列出状态转移真值表。 ;③ 根据状态转移表画状态转移图。 ;④ 根据状态转移表画出电路的工作波形。 ; 是锁存控制信号输入端 ；;5．3 锁存器、寄存器、移位寄存器 ;B. ，;2、8位锁存器CT74LS373 ;8位锁存器CT74LS373 ;5．3 锁存器、寄存器、移位寄存器 ;5．3．3 移位寄存器 ;1、串行码与通信 ;2、串入并出移存器 ;2、串入并出移存器 ;2、串入并出移存器 ;Q0n+1=Q1n+MD0 Q1n+1=Q2n+MD1 Q2n+1=Q3n+MD2 Q3n+1=MD3 ;3、并入串出移存器 ;总定性符SRG8:八位移存器； →：右移、下移，移动顺序为QA→ ……→QH, 只有QH 有输出； C3-3D：与D触发器意义同； SER： （SH/LD=L） SHIFT功能数据串入端， 在CP作用下串行输入D触发器； A~H：LOAD功能异步并行置入端，（SH/LD=L） 括号内数字为集成电路引脚号； CPINH：高电平时禁止CP的作用;移位寄存器CT74LS199;移位寄存器CT74LS195;总定性符SRG8：八位移存器； 公共控制块中的S1S0组合输入确定四种方式： M0方式—保持，； CP不起作用； M1方式—右（下）移，数据由DSR串行输入，由QH端串行输出； M2方式—左（上）移，数据由DSL串行输入，由QA端串行输出； M3方式—LOAD功能，A~H在CP触发下同步并行置入。 ;总定性符SRG4：四位移存器； 功能和CT74LS198完全一样 M0~ M3四种工作方式;5、移位寄存器应用 ;5、移位寄存器应用 ;第5章　时序逻辑电路 ;5．4．1 同步计数器 ;（2）激励方程： ;同步4位二进制加法计数器 ;同步4位二进制加法计数器 ;（4）状态图 ;CT74LS161的符号 同步置数，异步复位;CT74LS161工作波形图;同步4位二进制加法计数器 ;同步4位二进制减法计数器 ;F191，ALS191，HC191符号 CP上升沿触发 异步置数;SN74ALS191工作波形图;CT74LS193的符号 双时钟，上跳触发，异步置数;2、同步十进制计数器 ;激励方程： ;6个状态1010-1111： ;6个状态1010-1111： ;状态转移图： ;CT74LS160的符号 同步置数，异步复位;190，LS190的符号 CP脉冲触发、延时输出 异步置数;CT74LS192的符号 双时钟，上跳沿触发，异步置数;5．4 计数器 ;状态转移表 ;CT74LS293的符号 下跳触发，延迟输出;14位二进制计数器/振荡器CC4060的符号 下跳触发，高电平复位 振荡器频率由外加定时阻容值决定 内部接计数器， 有施密特触发特性;异步8421BCD十进制加法计数器 ;CT74LS290的符号 下跳触发，置0 ，置9;双二-五-十进制计数器CT74LS390的符号 下跳触发，高电平异步复位;第5章　时序逻辑电路 ;1、用复位法组成N进制计数器 ;例:用复位法将CT74LS161组成十二进制计数器。 ;例:用复位法将CT74LS161组成十二进制计数器。 ;例:用复位法将CT74LS163组成十二进制计数器。 ;例:用置数法将CT74LS161组成十二进制计数器。 ;例:用置数法将CT74LS161组成九进制计数器。 ;例:用置数法将CT74LS161组成十二进制计数器。 ;3 移存型计数器;;4 计数器的级联;4 计数器的级联;CT74LS162是同步计数器，各级间用同步级联;升降机高度显示电路;简单钟表电路 驱动液晶显示;第5章　时序逻辑电路 ;5.5.1 建立原始状态图、表 ;(4) E代表A经过一个CP 节拍输入一个0的记录状态。 ;化简的基本思想： 某两个状态对于所有的输入组合对应的输出相同并且次态等效。 ;状态合并的原则： ;5.5.2 状态化简;状态分配原则： ;列状态转移激励表原则 ; 求激励方程和输出方程 ;5.5.6 按照激励方程和输出方程画逻辑图 ;5．5 时序电路的设计 ;5．5 时序电路的设计 ;5．5 时序电路的设计 ;5．5 时序电路的设计 ;X Q2nQ1nQ0n;5．5 时序电路的设计 ;5．5 时序电路的设计 ;5．5 时序电路的设计 ;5．5 时序电路的设计 ;MX　Q2Q1nQ0n;MX　Q2Q1nQ0n;例5-19 解： 3、将激