EDA课程设计分频器钟福茹资料.pdf

EDA课程设计 设计题目 : 竞赛抢答器 姓名： 刘 云 龙 学号： 2010508140 班级： 10 级 2 班 专业： 电子信息 院系： 信息科学与技术学院 指导老师： 田 敏 实验日期： 2013 年 1 月 13 日 一、前言 2 1.1 课程设计的意义 2 1.2 VHDL 语言简介 2 二、方案选择及原理分析 3 2.1 通用可控分频器硬件方案选择 3 2.2 通用可控分频器原理分析 3 2.2.1 偶数分频器 3 2.2.2 奇数分频器 4 三、 软件设计 5 3.1 系统分析 5 3.2 系统的结构和模块划分 5 3.2.1 固定数值分频模块 6 3.2.2 按键和显示模块 7 3.2.3 占空比和分频系数可控分频模块 7 3.3 可控分频的实现 8 四、软硬件的系统测试 8 五、 心得体会 8 附录 9 参考文献 16 1 一、前言 分频器是数字系统设计中的一种基本电路， 我们往往需要通过分频器得到我 们所需要的时钟频率。 在实际设计中我们经常用到的为整数分频， 有时要求等占 空比，有时又要求非等占空比。 在同一个设计中有时要求多种形式的分频， 通常 由计数器或计数器的级联结构构成各种形式的任意占空比偶数分频及非等占空 比的奇数分频， 实现起来比较简单， 对于等占空比的奇数分频以及可控的分频实 现起来会较为困难。本文利用 VHDL硬件描述语言，使用 Altera 公司的 FPGA芯 片，设计了一种能够满足上述要求， 而且较为通用的可控分频器。 只需在分频器 的输入端用按键输入相应的分频系数，就可以得到所需的频率。 1.1 课程设计的意义 随着电子技术的高速发展， FPGA/CPLD以其高速、高可靠性、串并行工作方 式等突出优点在电子设计中受到广泛的应用，而且代表着未来 EDA设计的方向。 FPGA/CPLD的设计采用了高级语言，如 VHDL语言 AHDL语言等，进一步打破了软 件与硬件之间的界限， 缩短了产品的开发周期。 所以采用先进的 FPGA