利用Multisim的同步十进制计数器的仿真实验.pdf

利用Multisim 的同步十进制计数器的仿真实验 1 8421BCD 码同步十进制加法计数器 图1 为由4 个JK 触发器组成的8421BCD 码同步十进制加法计数器电路，仿 真开始，首先用清0 开关将计数器设置为0000 状态，然后在计数脉冲信号 的 CP 作用下，计数器的状态按 8421BCD 码数的规律依次递增，当计数器的状态变为 1001 时，再输入一个计数脉冲，这时计数器返回到初始的0000 状态，同时向高 位输出一个高电平的进位信号。 图1 8421BCD 码同步十进制加法计数器 2 集成同步十进制加法计数器74LS160 和74LS162 1．74LS160 的逻辑功能仿真 图2 为74LS160 的逻辑功能仿真电路，图中LOAD 为同步置数控制端，CLR 为异步置0 控制端，ENT 和ENP 为计数控制端，D、C、B、A 为并行数据输入端， Q Q Q Q 、 、 、 为输出端，RCO 为进位输出端。 D C B A CLR CP 1)异步置0 功能：当 端为低电平时，不论有无时钟脉冲 和其它信号 输入，计数器置0，即Q Q Q Q 0000。 D C B A 2)同步并行置数功能：当 时，在输入计数脉冲 的作 CLR1，LOAD 0 CP 用下，并行数据DCBA被置入计数器，即Q Q Q Q DCBA，本仿真电路中并 D C B A 行置数仅为0000 和1111 两种。 3)计数功能：当 ， 端输入计数脉冲 时， LOAD CLRENT ENP 1 CLK CP 计数器按8421BCD 的规律进行十进制加法计数。 4)保持功能：当LOAD CLR1，且ENT和ENP中有 0 时，则计数器保持 原来的状态不变。 图2 74LS160 逻辑功能仿真电路 2．利用74LS160 的“异步置0”获得N 进制计数器 由74LS160 设有“异步置0”控制端CLR，可以采用“反馈复位法”，使复 位输入端CLR为0，迫使正在计数的计数器跳过无效状态，实现所需要进制的计 数器。 图3 为用74LS160 的“异步置0”功能获得的七进制计数器电路，设计数器 从Q Q Q Q 0000状态开始计数，“7”的二进制代码为 0111，反馈归零函数 D C B A CLRQ Q Q ，根据该函数式用3 输入与非门将它们连接起来。 C B A 图3 74LS160 利用“异步置0”构成七进制计数器 3．利用74LS160 的“同步置数”功能获得七进制计数器 图4 74LS160 利用“同步置数”构成七进制计数器 74LS160 设置有“同步置数”控制端，利用它也可以实现七进制计数，设计 数从Q Q Q Q 0000状态开始，由于采用反馈置数法获得七进制计数器，因此 D C B A 应取同步输入端DBCA0000，“7”的二进制代码为S S 0110，故反馈置 71 6 数函数为LOADQ Q ，用2 输入与非门把Q、Q 和LOAD端连接起来，构成