第二章PLD硬件特性.pptx

;可编程逻辑器件（Programmable Logic Device）PLD是70年代发展起来的一种数字逻辑集成器件，是大规模集成电路技术发展的产物，是一种半定制的集成电路。 结合EDA技术可以快速方便地构建数字电路系统。 CPLD和FPGA是两大类大规模可编程逻辑器件。是EDA技术的对象。;数字电路系统都是由基本逻辑门来构成,由基本门电路可以构成两类数字电路。组合逻辑电路，输出是当前输入状态的函数。时序逻辑电路，输出是前一状态和当前输入的函数含有存储元件。;PLD概述;PROM(Programmable Read Only Memory) PAL(Programmable Logic Array) PAL(PAL(Programmable Array Logic) 可重复编程的GAL(Generic Aray Logic) EPLD：大规模PLD;可编程逻辑器件种类多，各PLD供应商都提供有自身特点的PLD器件;1、按照集成度来区分不同PLD器件 低级程度：可用逻辑门数在500门以下PROM,PAL,PLA,GAL 高集成度：CPLD，FPGA 都属于复杂PLD 2、从结构上分类 乘积项结构器件：大部分简单PLD和CPLD 查找表结构器件：有简单查找表构成可编程门，再构成阵列 FPGA;3、;简单PLD，结构上由简单的“与-或”门阵列和输入输出单元组成。简单的PLD有：PROM,PLA,PAL,GAL等;PLD结构特殊，逻辑门符号用一种约定的符号来简化图表示;可编程只读存储器，除了做存储器外，还可以做PLD用;从可编程逻辑器件的角度来分析PROM;对于存储单元阵列的输出，可以用下列逻辑关系来表示。;从前面的分析我们可以把PROM的结构表示成一个不可编程的与阵列和一个可编程的或阵列。;表示成PLD阵列的图的PROM直观清晰地表示PROM中固定的与阵列和可编程的或阵列,PROM的地址线是与阵列的n个输入变量，经过不可编程的与陈列产生2n个最小项（乘积项），再经过可编程或阵列产生m个输出函数，m位PROM输出数据位宽。;用4*2PROM编程实现;PROM实现组合逻辑函数时，存储单元利用率低，它的与阵列全译码，产生全部的最小项，实际应用中组合逻辑函数并不需要所有最小项，PLA是对PROM进行的改进，它的与阵列和或阵列都是可编程的。;任何组合函数都可以采用PLA实现，实现时需把逻辑函数化简成最简单的与或表达式，然后用可编程的与阵列构成与项，用可编程的或阵列构成与项的或运算。;PLA;可编程阵列逻辑;PROM，PLA，PAL这些可编程结够只能解决组合逻辑可编程，时序逻辑电路是由组合电路家存储单元(锁存器，触发器，RAM)组成，在PAL加上输出寄存器单元后就可以实现时序电路的可编程。;1985年由Lattice在PAL基础上设计出GAL器件;现在超大规模集成电路制造以CPLD、FPGA为主;MAX7000系列;LAB由16个宏单元的阵列组成，MAX7000结构主要由多个LAB组成的阵列以及它们之间的连线构成，多个LAB通过可编程连线阵列(PIA)和全局总线连接在一起。;它们可单独配置为时序逻辑和组合逻辑工作方式;宏单元;可编程寄存器的3种时钟输入模式;复杂的逻辑函数需要附加乘积项，利用宏单元提供所需的逻辑资源，MAX7000还可以利用共享和并联扩展乘积项，作为附加的乘积项直接送到本LAB中任一宏单元中。;并联扩展项：是宏单元中一些没有被使用的乘积项，可分配到邻近的宏单元（借用）去实现快速复杂的逻辑函数。;不同的LAB通过在可编程连线阵列PIA上布线，以相互连接构成所需的逻辑，这个全局总线是一种可编程通道。;I/O控制块允许每个I/O引脚单独被配置为输入输出和双向工作方式。;I/O控制块;除CPLD外另一类大规模可编程逻辑器件;一个N输入的查找表，需要SRAM存储N个输入构成的真值表，需要2N个位的SRAM单元，所有N不可能很大，否则LUT的利用率很低。多于N个输入的逻辑函数分几个查找表分开实现。;Xlinx公司的XC4000系列，Spartan系列，Altera公司的FLEX10K、ACEX、APEX、Cyclone系列都是采用SRAM查找表构成，是典型的FPGA器件。 Cyclone系列是一款低成本高性价比的典型的FPGA器件。 Cyclone器件主要由：逻辑阵列块(LAB)、嵌入式存储块、I/O单元和PLL等模块构成，各模块之间存在丰富的互联线和时钟网络。;;Cyclone器件的可编程资源主要来自逻辑阵列块LAB，每个LAB都是由多个LE(Logic Element)逻辑单元来构成。它是基本的可编程单元。 上图LE主要由一个4输入的查找表