第9章可编程逻辑器件(PLD).pptx

第9章 可编程逻辑器件（PLD）;9-1 可编程逻辑器件PLD概述;二、可编程逻辑器件的基本结构; 由多个多输入与门组成，用以产生输入变量的各乘积项。; 由多个多输入与门组成，用以产生输入变量的各乘积项。;; 由 PLD 结构可知，从输出端可得到输入变量的乘积项之和，因此可实现任何组合逻辑函数。再配以触发器，就可实现时序逻辑函数。;二、PLD的逻辑符号表示方法;下图列出了连接的三种特殊情况:;下图给出最简单的PROM电路图，右图是左图的简化形式。;PLD 器件中连接的习惯画法;通常简称HDPLD ; ISP 器件由于密度和性能持续提高，价格持续降低，开发工具不断完善，因此正得到越来越广泛的应用。; ( 三 ) 按可编程部位分类;四、PLD的性能特点; 4.提高系统处理速度：用PLD与或两级结构实现任何逻辑功能，比用中小规模器件所需的逻辑级数少。这不仅简化了系统设计，而且减少了级间延迟，提高了系统的处理速度。;五、用PLD实现逻辑电路的方法与过程;9-2 可编程逻辑器件PLD的基本单元;一、熔丝型开关;二、浮栅编程技术;;隧道80埃;（三）闪速型（Flash）存储单元;（四）、六管静态存储单元;9-3 可编程只读存储器PROM和可编程逻辑阵列PLA;3-8线译码器;EPROM有各种类型的产品，下图是紫外线擦除、电可编程的EPROM2716器件逻辑框图和引脚图。; 若当EPROM2716的容量不能满足使用要求，且仅有2716芯片时，可用多片并联来扩展地址线和数据线。下图是将2片2716扩展成2048×16的数据位进行扩展连接示意图。;从组合电路角度来看:; 由此可写出输出逻辑函数的最小项表达式为： F1＝?m（4,8,9,12,13,14） F2＝?m（0,5,10,15） F3＝?m（1,2,3,6,7,11）;（3）选用PROM的容量为16×3位即可满足要求。;二、可编程逻辑阵列PLA;例: 试用PLA实现四位自然二进制码转换成四位格雷码。;（2）转换器有四个输入信号，化简后需用到7个不同的乘积项，组成4 个输出函数，故选用四输入的7×4PLA实现，下图是四位自然二进制码转换为四位格雷码转换器PLA阵列图。;9-4 可编程逻辑器件PAL和通用逻辑阵列GAL;1. 专用输出基本门阵列结构;2. 可编程I/O输出结构;3. 寄存器型输出结构：也称作时序结构，??下图所示。;4. 带异或门的寄存器型输出结构：;（二）PAL16L8的使用;GAL和PAL在结构上的区别见下图：;（一）GAL器件结构和特点;2. GAL输出逻辑宏单元OLMC的组成;3. 输出逻辑宏单元OLMC组态;(2) 专用输出组态：如下图所示：;(3) 寄存器组态：当AC1(n)＝0，AC0＝1时，如下图所示。;4. GAL是继PAL之后具有较高性能的PLD，和PAL相比，具有以下特点：;（二）GAL器件的编程方法和应用; 另一类是编译软件，如Synario软件平台，这类软件的特点是待实现的逻辑电路是由设计者根据软件平台规定的图形输入文件或可编程逻辑设计语言编写的语言输入文件进行描述，然后软件平台对设计者的电路进行描述转换，分析，简化，模拟仿真、自动进行错误定位等。;9-5 高密度可编程逻辑器件HDPLD原理及应用;在系统编程芯片EPM7128S是Altera公司生产的高密度、高性能CMOS可编程逻辑器件之一，下图是PLCC封装84端子的引脚图;下图是EPM7128S器件结构图：由8个相似的逻辑阵列块（Logic Array Block,LAB）、一个可编程内连矩阵（PIA）和多个输入/输出控制块(I/O Block)组成。;二、EPM7128S的特点;9-6 现场可编程门阵列FPGA;一、现场可编程门阵列FPGA结构;四、现场可编程门阵列FPGA的特点;9-7 随机存取存储器（SRAM）;一、RAM的基本结构; 下图是二元寻址的M字×1位RAM结构图，它的存储矩阵是α×β位，地址译码器分行译码器和列译码器，只有行及列共同选中的单元才能进行读、写。这种寻址的方式所需要行线和列线的总数较少。例如要存储256字×1位的容量，采用一元寻址就需要256条字线，若采用二元寻址只需α=16，β=16，共32条线也就可以了。;二、存储单元;（二）动态MOS存储单元如下图;小 结