Booth乘法器实验报告.docxVIP

Booth乘法器实验报告 运算器部件实验：Booth乘法器 班级：软件工程 一、 实验目的 理解并掌握乘法器的原理。 二、 实验原理 Booth算法是一种十分有效的计算有符号数乘法的算法。算法的新型之处在于减法也可用于计算乘积。Booth发现加法和减法可以得到同样的结果。因为在当时移位比加法快得多，所以Booth发现了这个算法，Booth算法的关键在于把1分类为开始、中间、结束三种，如下图所示 当然一串0或者1的时候不操作，所以Booth算法可以归类为以下四种情况： Booth算法根据乘数的相邻2位来决定操作，第一步根据相邻2位的4中情况来进行加或减操作，第二部仍然是将积寄存器右移，算法描述如下： （1） 根据当前为和其右边的位，做如下操作： 00: 0的中间，无任何操作； 01: 1的结束，将被乘数加到积的左半部分； 10：1的开始，积的左半部分减去被乘数； 11: 1的中间，无任何操作。 （2） 将积寄存器右移1位。 因为Booth算法是有符号数的乘法，因此积寄存器移位的时候，为了保留符号位，进行算术右移。同时如果乘数或者被乘数为负数，则其输入为该数的补码，若积为负数，则输出结果同样为该数的补码。 三、 实验步骤 （1） 打开QuartusII （2） 将子板上的JTAG端口和PC机的并行口用下载电缆连接，打开试验台电 源。 （3） 执行Tools→Programmer命令，将booth_multiplier.sof下载到FPGA 中。 （4） 在实验台上通过模式开关选择FPGA-CPU独立调试模式010. （5） 将开关CLKSEL拨到0，将短路子DZ3短接且短路子DZ4断开，使FPGA-CPU 所需要的时钟使用正单脉冲时钟。 四、 实验现象 实验结果见下表： 重复 0 1 2 3 4 重复 0 1 2 3 4 步骤 初始值 2:积右移一位 1:11-nop 2:积右移一位 2:积右移一位 2:积右移一位 被乘数(md) 被乘数是(-4)10 1100 1100 1100 1100 1100 1100 积（p） 乘数是（-5）10 0000 1011 0 0100 1011 0 0010 0101 1 0010 0101 1 0001 0010 1 1101 0010 1 1110 1001 0 0010 1001 0 0001 0100 1 步骤 初始值 1:00-nop 2:积右移一位 2:积右移一位 1:11-nop 2:积右移一位 2:积右移一位 被乘数(md) 被乘数是(-7)10 1001 1001 1001 1001 1001 1001 1001 积（p） 乘数是（8）10 0000 0110 0 0000 0110 0 0000 0011 0 0111 0011 0 0011 1001 1 0011 1001 1 0001 1100 1 1010 1100 1 1101 0110 0 1:10-积=积-被乘数 1001 1:01-积=积+被乘数 1001 1:10-积=积-被乘数 1100 1:01-积=积+被乘数 1100 1:10-积=积-被乘数 1100 五、 具体代码实现 端口声明： port ( clk: in std_logic; md : in std_logic_vector(3 downto 0); mr : in std_logic_vector(3 downto 0); p : out std_logic_vector(8 downto 0); final: out std_logic ); 信号量声明： signal p_s:std_logic_vector(8 downto 0); signal counter:std_logic_vector(3 downto 0):=\ 具体算法实现如下： process(clk)is begin if(clkevent and clk=1)then --时钟沿到来 if(counter=\ p_s(8 downto 0)=\ --进行初始化操作 elsif(counter(0)=0)then p_s(8 downto 0)=p_s(8)p_s(8 downto 1);