Booth乘法器实验报告.docxVIP

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Booth乘法器实验报告 运算器部件实验:Booth乘法器 班级:软件工程 一、 实验目的 理解并掌握乘法器的原理。 二、 实验原理 Booth算法是一种十分有效的计算有符号数乘法的算法。算法的新型之处在于减法也可用于计算乘积。Booth发现加法和减法可以得到同样的结果。因为在当时移位比加法快得多,所以Booth发现了这个算法,Booth算法的关键在于把1分类为开始、中间、结束三种,如下图所示 当然一串0或者1的时候不操作,所以Booth算法可以归类为以下四种情况: Booth算法根据乘数的相邻2位来决定操作,第一步根据相邻2位的4中情况来进行加或减操作,第二部仍然是将积寄存器右移,算法描述如下: (1) 根据当前为和其右边的位,做如下操作: 00: 0的中间,无任何操作; 01: 1的结束,将被乘数加到积的左半部分; 10:1的开始,积的左半部分减去被乘数; 11: 1的中间,无任何操作。 (2) 将积寄存器右移1位。 因为Booth算法是有符号数的乘法,因此积寄存器移位的时候,为了保留符号位,进行算术右移。同时如果乘数或者被乘数为负数,则其输入为该数的补码,若积为负数,则输出结果同样为该数的补码。 三、 实验步骤 (1) 打开QuartusII (2) 将子板上的JTAG端口和PC机的并行口用下载电缆连接,打开试验台电 源。 (3) 执行Tools→Programmer命令,将booth_multiplier.sof下载到FPGA 中。 (4) 在实验台上通过模式开关选择FPGA-CPU独立调试模式010. (5) 将开关CLKSEL拨到0,将短路子DZ3短接且短路子DZ4断开,使FPGA-CPU 所需要的时钟使用正单脉冲时钟。 四、 实验现象 实验结果见下表: 重复 0 1 2 3 4 重复 0 1 2 3 4 步骤 初始值 2:积右移一位 1:11-nop 2:积右移一位 2:积右移一位 2:积右移一位 被乘数(md) 被乘数是(-4)10 1100 1100 1100 1100 1100 1100 积(p) 乘数是(-5)10 0000 1011 0 0100 1011 0 0010 0101 1 0010 0101 1 0001 0010 1 1101 0010 1 1110 1001 0 0010 1001 0 0001 0100 1 步骤 初始值 1:00-nop 2:积右移一位 2:积右移一位 1:11-nop 2:积右移一位 2:积右移一位 被乘数(md) 被乘数是(-7)10 1001 1001 1001 1001 1001 1001 1001 积(p) 乘数是(8)10 0000 0110 0 0000 0110 0 0000 0011 0 0111 0011 0 0011 1001 1 0011 1001 1 0001 1100 1 1010 1100 1 1101 0110 0 1:10-积=积-被乘数 1001 1:01-积=积+被乘数 1001 1:10-积=积-被乘数 1100 1:01-积=积+被乘数 1100 1:10-积=积-被乘数 1100 五、 具体代码实现 端口声明: port ( clk: in std_logic; md : in std_logic_vector(3 downto 0); mr : in std_logic_vector(3 downto 0); p : out std_logic_vector(8 downto 0); final: out std_logic ); 信号量声明: signal p_s:std_logic_vector(8 downto 0); signal counter:std_logic_vector(3 downto 0):=\ 具体算法实现如下: process(clk)is begin if(clkevent and clk=1)then --时钟沿到来 if(counter=\ p_s(8 downto 0)=\ --进行初始化操作 elsif(counter(0)=0)then p_s(8 downto 0)=p_s(8)p_s(8 downto 1);

文档评论(0)

软件开发 + 关注
官方认证
服务提供商

十余年的软件行业耕耘,可承接各类需求

认证主体深圳鼎云文化有限公司
IP属地湖南
统一社会信用代码/组织机构代码
91440300MA5G24KH9F

1亿VIP精品文档

相关文档