基于FPGA的DDS信号发生器设计.pdf

基于 FPGA 的 DDS 信号发生器设计 摘要： 利用 FPGA 芯片及 D/A 转换器， 采用直接数字频 率合成技术，设计并实现了一个频率、幅值可调的信号发生 器，同时阐述了该信号发生器的工作原理、电路结构及设计 思路。经过电路调试，输出波形达到技术要求，证明了该信 号发生器的有效性和可靠性。 0 引言 信号发生器作为一种基本电子设备广泛的应用于教学、科研 中，因此从理论到工程对信号的发生进行深入研究，有着积 极的意义。 随着可编程逻辑器件 (FPGA) 的不断发展， 直接频 率合成 (DDS) 技术应用的愈加成熟，利用 DDS 原理在 FPGA 平台上开发高性能的多种波形信号发生器与基于 DDS 芯片 的信号发生器相比，成本更低，操作更加灵活，而且还能根 据要求在线更新配置，系统开发趋于软件化、自定义化。本 文研究了基于 FPGA 的 DDS 信号发生器设计，实现了满足 预定指标的多波形输出。可产生不同频率、幅度的正弦波、 三角波、矩形波信号，仿真和实测结果均证实了其灵活性和 可靠性。 1 函数信号发生器的原理和设计 1.1 函数信号发生器的结构 图 1 为 DDS 信号发生器系统结构框图。系统以 FPGA 芯片 为信息处理核心，主要完成数字频率合成、 D/A 转换、选择 滤波、功率放大、 LCD 显示等功能。 频率控制字 M 送入 32 位的累加器进行累加运算，截取 32 位累加器的第 24 到第 30 位作为 ROM 的地址，ROM 在累加 器的控制下，输出 8 位的数字波形数据，经过 DAC0832 转 换为模拟量，因为 DAC0832 输出的是电流的形式，所以通 过电压转电流电路转换为电压形式的模拟波形，但其中还含 有大量的高频成分，为了输出频率纯净的信号波形，再通过 一个二阶的有源低通滤波器。最后为了调节输出信号的峰峰 值，再引入一个幅度调节电路。 根据直接数字频率合成理论将系统的频率分辨率及输出频 率写为： 其中 fclk 和 N 为系统时钟和位宽， M 为频率控制字， 利用信 号相位与时间成线性关系的特性，直接对所需信号进行抽 样、量化和映射，输出频率可调的信号波形。每个时钟周期 内，由频率控制字 M 决定相位增量的大小以控制输出频率。 由式子可以看出和 N 也关系着 D/A 转换的频率，位宽 N 越 大、时钟 fclk 越低，分辨率越高，但系统时钟变低，也会 降低最大的输出频率， fclk 以及一个周期波形的采样数值的 输出个数。 1.2 数模转换电路 数模转换电路采用 DAC0832 ，ADC0832 是 8 位分辨率的倒 T 型电阻网络型 D/A 转换器。根据对 DAC0832 的数据锁存 器和 DAC 寄存器的不同控制方式， DAC0832 有三种工作方 式：直通方式、单缓冲方式和双缓冲方式。本文使用的是直 通的工作方式。 DAC0832 逻辑输入满足 TTL 电平，可直接 与 TTL 电路或微机电路连接。 DAC0832 转换结果以电流形式输出。为了得到模拟电压信 号，需要通过一个高输入阻抗的线性运算放大器。运放的反 馈电阻可通过 RFB 端引用片内固有电阻，