基于FPGA的Viterbi译码器要点.pdf

毕业设计 (论文 ) 基于 FPGA的 Viterbi 译码器 姓 名： 学 院： 专 业： 班 级： 指 导 教 师： 1 摘 要 卷积编码是深度空间通信系统和无线通信系统中常采用的一种编码方式 , 广 泛应用于卫星通信、无线通信等多种通信系统。在 1967 年，Viterbi 提出了卷 积码的 Viterbi 译码算法，它是一种卷积码的最大似然译码算法，通过寻找译 码器接收序列和卷积编码器的输出序列的最大似然函数来得出译码结果。 该算法 译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。 随着可编程逻辑技术的不断发展，使用 FPGA实现 viterbi 译码器的设计方法逐 渐称为主流。因此设计 viterbi 译码器，使其能够满足多种通信系统的应用要求， 具有重要的现实意义。 本文的主要内容是基于 FPGA的 Viterbi 译码器设计。在对 viterbi 译码算 深入研究过程中，重点研究了 Viterbi 译码器各个模块的主要功能。在本设计 中，采用了硬判决计算输入信息码元与各状态的期望码元之间的分支度量值， 用 串行加比选碟型算法来寻找编码器网格图上的幸存路径， 用回溯法 (trace-back) 算法来对幸存路径做处理得到译码输出， 用乒乓方式对幸存路径进行存储。 本论 文设计输入是采用硬件描述语言 VHDL来完成的，通过在各种 EDA工具下的仿真 和综合，验证了本文所设计的 Viterbi 译码器的正确性和实用性。 关键词： 卷积码；维特比；译码器；现场可编程门阵列 2 ABSTRACT Convolutional coding has been used in communication systems including deep space communications and wireless communications,which are widely used in satellite communications and wireless communication. The Viterbi algorithm , proposed in 1967 by Viterbi ,is a maximum-likelihood algorithm for convolutional codes. The Viterbi decoder attempts to find the maximum-likelihood function of the decoded code word against received code word. This method is better decoding performance, fast, and relatively simple hardware architecture, is the best convolutional code decoding