第二章SDRAM基本操作与优化策略.pdf

第二章 SDRAM 基本操作与优化策略 由于指令操作的存在， SDRAM 系统的硬件带宽往往得不到充分利用。良好的 SDRAM 访 问策略可以提高 SDRAM 系统的硬件带宽的利用率，在相同硬件条件下获得更好的性能或在相 同性能要求下降低硬件成本。 SDRAM 具有多 Bank 、流水线化等结构特性， 如果能够巧妙地排列指令， 可以开发 SDRAM 的并行化优势节省总线时间； SDRAM 具有行缓冲，如果根据数据访问的空间局部性、请求延 时的限度，适当重排访问请求、控制缓冲策略，可以减少指令的数量，提高总线效率。 本章内容包括： SDRAM 的特性回顾与基本操作、 SDRAM 访问的优化方向与常用策略。由 于 SDRAM 的初始化与带宽利用率的优化策略无关，故另行归入控制器设计原理的章节中。从 本章开始 SDRAM 专指 SDR SDRAM 。 1 SDRAM 的基本操作 1.1 SDRAM 回顾 SDRAM 是同步动态随机存储器的缩写。 同步，指它有统一的时钟， 在时钟上升沿采样指令、 读入或输出数据，与早期的异步 DRAM 不同；动态，指它必须不断刷新以维持数据，与 SRAM 不同；随机存储器，指对它的访问是任意的，而不像 FIFO 或堆栈那样存在访问限制；同时， RAM 一直以来也隐含着掉电后会丢失数据的意思，与 ROM 、PROM 、Flash 等非挥发存储器 相对。 SDRAM 具有由 Bank 、行 (Row) 、列 (Column) 构成的三维结构，如下图： 4 mem cel l s f or x4 SDRAM 8 mem cel l s f or x8 SDRAM = 16 mem cel l s f or x16 SDRAM 32 mem cel l s f or x32 SDRAM Bank3 Bank2 Bank1 Bank0 Act i vat e Pr echar ge ( Row Open) ( Row Cl ose) Row Buf f er of Bank 0 Wr i t e Read ( Col umn) ( Col umn) 如图， SDRAM 分为 4 个 Bank ；每个 Bank 都包含一套二维存储阵列，以及一个行缓冲 (即 一排灵敏放大器 )；阵列中的每一行，分为若干列，行激活 (Activate) 时，对应的行被放入行缓冲 中，预充电 (Precharge) 时，对应的行被写回存储阵列；行中的每一个列，由若干 DRAM 单元 构成，单元个数由 SDRAM