四种方法设计四选一电路EDA.vhdl.docx

  1. 1、本文档共9页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
使用四种方法实现四选一电路的设计: 程序: 条件信号赋值语句: 资源数界面: 波形仿真界面: RTL图: Chip planner图: 利用“if”语句: 程序: 资源仿真界面: 波形仿真: RTL图: Chip planner图: 对比上面两种方法可知,利用条件信号赋值语句实现四选一功能后生成的R 对比上面两种方法可知,利用条件信号赋值语句实现四选一功能后生成的RTL图与利用if语句生成的RTL图效果类似。 在语法上,使用条件信号赋值语句时不需要在进程内,没有标点,只有最后的分号,必须在结构体内,是并行语句。但是使用if语句时必须要在进程中,是顺序语句。 利用选择信号赋值语句: 程序: 资源数界面: 波形仿真: RTL图: Chip planner图: 利用Case语句: 程序: 资源数界面: 波形仿真: RTL图: Chip planner图: 由实验3、4可知 由实验3、4可知,选择赋值信号与case语句效果类似。 选择信号赋值语句与条件信号赋值语句比较: 前者最后的表达式必须有条件并且吧所有可能的值列出,而后者不必。 前者最后一条件加“;”,其他条件后面加“,”,而后者只有最后加; 前者与case语句类似,而后者与if类似。 前者条件无优先权之分,而后者有。 错误程序举例: Error?(10500):?VHDL?syntax?error?at?chose1.vhd(15)?near?text?=;??expecting?;,?or?, 有两处错误: When 后面应该直接列举的情况“00”“01”等,不用再像条件信号赋值语句一样写sel=”00”;出了最后一条语句外,其他情况后面加“,”而不是分号。

文档评论(0)

学无止境111 + 关注
实名认证
内容提供者

支持原创.低价俱乐部

1亿VIP精品文档

相关文档