可编程逻辑器件EDA实验指导书.docVIP

PAGE PAGE 41 - - 二ＯＯ四年六月 二ＯＯ四年六月 目　　录 第一部分 实验开发系统硬件介绍．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．２ 第二部分 软件介绍．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．５ 第三部分 数字逻辑实验部分．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．６ 实验一 3-8译码器 ．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．６ 实验二 四位加/减法器．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．２４ 实验三 向量乘法器．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．２５ 实验四 多路数据选择器．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．２７ 实验五 组合逻辑电路的设计．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．２８ 实验六 多功能寄存器．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．３２ 实验七 带RC的TTL环形振荡器．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．３４ 实验八 7段数码管控制接口．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．３６ 实验九 扫描显示驱动电路（选做）．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．３９ 实验十 计数器及时序电路（选做）．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．４２ 实验十一 触发器功能的模拟实现（选做）．．．．．．．．．．．．．．．．．．．．．．．．．．．．．４５ 实验十二 数字时钟（选做）．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．５０ 第一部分 实验开发系统硬件介绍 一、实验系统概述： 此实验系统集数字电路设计CPLD/FPGA及模拟电路设计技术于一体，为数、模混合可编程器件实验开发系统。能不同程度地满足高校的现代电子技术EDA教学和数字电路及其它相关实验课程的要求。 二、配套软件： Max+plus II 10.0基础版 (商业版见报价单及相关资料说明) 　1．运行环境 Win95/98 2．层次化设计 支持 　3．原理图输入 支持 　　 4．文本输入 支持 　5．AHDL输入 支持 　　6．VHDL输入 支持 7．原理图设计宏库 基本库 　 8．仿真和时序分析 支持 9．逻辑综合 支持 　10．硬件编程/下载 支持 11．支持芯片： Max7000全系列（如7000A、7000B、7000E、7000S等）和Max9000系列等 Flex6000、8000、10K（如10K系列的10K10、20、30、50、10K100等）、10KE系列等 三、系统硬件组成： （一）实验箱结构组成： 1．CPLD/FPGA适配器板：标准配置是本公司的EPF10k10或MAX7128接口板。 主要负责整个系统与不同公司不同类型的芯片实现通讯，下载接口是数字芯片的下载接口（DIGITAL JTAG），主要用于CPLD/FPGA芯片的数据下载。 ２．扫描驱动类接口： 8位八段数码管显示输出 系统的显示采用8位8段共阴极数码管（高电平有效），所对应的接口序号为：8位段驱动接口：a、b、c、d、e、f、g、Dp；8位位驱动采用3-8译码产生，对应的接口为：SEL0~SEL2，悬空为高电平，其具体的对应关系如下表所示： 接口序号 数码管状态 SEL2 SEL1 SEL0 1 1 1 第1位亮 1 1 0 第2位亮 1 0 1 第3位亮 1 0 0 第4位亮 0 1 1 第5位亮 0 1 0 第6位亮 0 0 1 第7位亮 0 x x 第8位亮 4位米字型数码管显示模块 数码管为共阴数码管，输入口共21个，其中段输入17个：A1、A2、B、C、D1、D2、E、F、G、H、J、K、M、N、O、P、DP；位输入4个：SEL0、SEL1、SEL2、SEL3。 3）4×8键盘输入。 本矩阵键盘为4×8键盘， I/O口分别为KIN0、KIN1、KIN2、KIN3、SEL0、SEL1、SEL2，其中SEL0、SEL1、SEL2位于16×16点阵区。