PCB设计---PCB中常见器件间距要求与组装方式.pdfVIP

PCB设计---PCB中常见器件间距要求与组装方式.pdf

  1. 1、本文档共7页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
器件间距要求 1. DIP 器件与其它元器件之间的距离(正面) (极限值 0.5mm 、优化值 1mm); 2. DIP 器件背面焊盘边缘与 SMD 焊盘之间的距离(极限值 2mm 、优化值 5mm); DIP (dual inline-pin package ,双列直插式封装 ):常见于引脚数比较少的 IC ; DIP 器件实物与 PCB 封装 3. 小、矮的 RLC 之间的距离(极限值 0.2mm 、优化值 0.3mm); 小、矮 RLC ;通常指 SMD 封装的电阻、电感、电容;常见封装有: 0402、0603 、0805 、 1206、 1210、 1812 等; 4. 钽电容与 RLC 之间的距离(极限值 2mm 、优化值 3mm); 钽电容 :属于电解电容,常用于板上的储能电容; 钽电容 5. SOT、SOP 等有延伸脚的器件焊盘之间的距离及焊盘与相邻元器件本体之间的距离(极 限值 0.3mm 、优化值 0.5mm); SOT (Small outline transistor ,小外形表面组装晶体管) ,常见封装管脚小于等于 5 个; SOP (Small Out-Line Package ,小外形封装 ) ,两侧有引脚的表贴封装;在此基础上有多 种衍生封装: SOJ (J 型引脚小外形封装) 、TSOP (薄小外形封装)、VSOP (甚小外形 封装)、 SSOP (缩小型 SOP)、TSSOP (薄的缩小型 SOP)及 SOT (小外形晶体管)、 SOIC (小外形集成电路)等 PCB 封装 6. SOJ、PLCC 、LCC 、QFP 、QFN 与其它元器件之间的距离(极限值 1mm 、优化值 2mm); PLCC (Plastic Leaded Chip Carrie ,带引线的塑料芯片载体 ) ,它是贴片封装的一种, 这种 封装的引脚在芯片底部向内弯曲,因此在芯片的俯视图中是看不见芯片引脚的。这种芯 片的焊接采用回流焊工艺,需要专用的焊接设备,在调试时要取下芯片也很麻烦,现在 已经很少用了; QFP (Plastic Quad Flat Package,方形四边扁平型封装 ),引脚从四个侧面引出的表贴封装。 实物示例 PCB 封装示例 QFN (Quad Flat No-lead Package,方形扁平无引脚封装) ,四侧有焊盘,无引脚伸出的 表贴封装; 实物示例 PCB 封装示例 QFN 与 QFP 封装对比 7. BGA 与其它元器件之间的距离(极限值 2mm 、优化值 3mm); BGA (Ball Grid Array ,球栅阵列封装) ,在封装体基板的底部制作阵列焊球作为电路的 I/O 端口与 PCB 互接,属于高密度表贴封装; 实物示例 PCB 封装示例 8. 压接元器件与其它元器件之间的距离(正面、反面) (极限值 2mm 、优化值 3mm); 通过压接设备,将器件安装在 PCB 板上,不需要焊锡、助焊剂;

文档评论(0)

小人物 + 关注
实名认证
文档贡献者

小人物学习

1亿VIP精品文档

相关文档