现场可编辑器件应用.docVIP

现场可编辑器件应用 现场可编辑器件应用 PAGE 现场可编辑器件应用 课题名称 现场可编程器件应用 课题代码 院（系） 计算机与信息工程学院 专 业 通信工程 班 级 学 号 姓 名 时 间 老师签名： 教研室主任（系主任）签名： 现场可编程器件应用 设计目的 通过本次课程设计，巩固已学数字电路与逻辑设计的理论知识，掌握数字系统设计方法，引导学生从功能电路设计转向系统设计，由传统的通用集成电路的应用转向现场可编程逻辑器件的应用，从硬件设计转向硬件软件高度渗透的设计，从而拓宽数字技术知识和设计能力，提高学生动手能力，培养学生分析问题与解决问题的能力。 设计内容 本设计利用FPGA开发软件，设计译码显示电路，引脚锁定、全编译通过后，完成FPGA器件Cyclone II的配置工作，并在DE2开发板上通过七段数码管，显示每位学生各自的学号（后两位）。 设计实现各类波形信号的发生电路，并在DE2开发板上通过七段数码管，显示波形产生情况。注意：设计过程必须使用一款IP核。输入通过键盘控制或者通过50MHz晶振分频后以每1秒步长发生变化，通过8位并口输出数字信号，并将该数字信号经过译码电路后用七段数码管提示输出信息。 设计要求 独立完成译码显示电路、波形发生电路的设计输入工作， 输入方法（文本输入或图形输入）不限。 熟悉环境下系统开发设计流程，规定必须使用内嵌IP。 在DE2上验证设计结果，并认真写出设计报告。 设计过程 用七段数码管显示学号 编写一段VHDL，以实现四位二进制数转换为七位二进制数的功能。器件为2输出2输出。程序代码如下： library ieee; use entity hky is port( c:in std_logic_vector(3 downto 0); v:in std_logic_vector(3 downto 0); hex0:out std_logic_vector(6 downto 0); hex1:out std_logic_vector(6 downto 0)); end hky; architecture behave_hky of hky is begin with c(3 downto 0) select hex0= 1000000 when 0000 , --0 1111001 when 0001 , --1 0100100 when 0010 , --2 0110000 when 0011 , --3 0011001 when 0100 , --4 0010010 when 0101 , --5 0000010 when 0110 , --6 1111000 when 0111 , --7 0000000 when 1000 , --8 0010000 when 1001 , --9 1