计数电路设计与制作参照.pdfVIP

单元 2 计数电路设计与制作 一、 N 进制设计要点 用中规模集成计数器芯片可以实现任意进制计数器。 有两种方法： 其一为反 馈清零法。其二为反馈置数法。 在设计 N 进制计数器时，一般要掌握以下的几个关键点： （1）芯片数量、类型的确定：当 N≤M （M 是该芯片的计数器的状态数） 。 只需一片模 M 半数器。若 N ＞M ，则需要多片了；若以十进制显示则应选用十 进制集成计数器， 无此要求则可根据电路功能需要及选用方便程度进行选择。 当 电路对工作速度有要求时，则可选用同步计数器，否则可任选。 （2 ）对集成计数器功能彻底掌握。 ①计数器触发翻转时刻是在 CP 的上升沿还是下降沿 ②计数器清零、置数是同步还是异步，是高电平有效还是低电平有效 ③集成计数器的计数时序 只有掌握这些关键之处才能正确选择用以反馈的某组输出代码， 才能确定向 高位进位的信号，才能采用合适的电路来实现 N 进制计数器。 二、计数电路设计 数字钟的计数电路是用两个 60 进制计数电路和 24 进制计数电路实现的。 数 字钟的计数电路的设计可以用反馈清零法。 当计数器正常计数时， 反馈门不起作 用，只有当进位脉冲到来时， 反馈信号将计数电路清零， 实现相应模的循环计数。 以六十进制为例，当计数器从 00，01，02，…… ，59 计数时，反馈门不起作用， 只有当第 60 个秒脉冲到来时， 反馈信号随即将计数电路清零， 实现模为 60 的循 环计数。 下面将分别介绍 60 进制分、秒计数器和 24 进制小时计数器。 方案一：采用 74LS160 构成 60、24 进制计数器 1、中规模集成同步计数器 74LS160 74LS160 是十进制计数器，具有异步清零、同步置数、加 1 计数及保持等功 能。共引脚排列及逻辑符号如图 2-1 所示。 （74SL161 的引脚结构与 74SL160完 全相同）： 图 2-1 74LS160 引脚图及其逻辑符号 2、74LS160的逻辑功能： 74LS160是十进制可预置计数器，具有计数、同步置数、保持和异步清零等 功能，表 2-1 为 74LS160 的逻辑功能表，具体说明如下： （1）当 CR =0 时， Q3 Q 2 Q1 Q 0 =0000，为异步清零，无需 CP配合。 （2 ）当 LD =0 和 CR =1 时，在 CP 的上升沿时可将数据 D 3 D 2 D 1 D0 置入 Q 3 Q 2 Q 1 Q 0 ，即为同步置数。 （3）当 LD =1、CR =1、使能端 CT P = CTT =1 时，计数器则在 CP上升沿作用下 按 8421BCD码循环计数，当计数器状态达到 1001 时，CO为 1，产生进位输出。 （4 ）当 CR =1、 LD =1、 CT P =0、CT T = ×时， Q 3 Q 2 Q1 Q 0 和进位输出 CO均 处于保持状态。 （5 ）当 CR =1、 LD =1、 CT P =×、 CTT =0 时， Q 3 Q 2 Q1 Q 0 处于保持状态， 进位输出 CO为 0 。 表 2-1 74LS160 的逻辑功能 LD CT P CTT CR CP