计算机原理存储系统参照.pdfVIP

第三章 存储系统 （习题参考答案） 1．有一个具有 20 位地址和 32 位字长的存储器，问： （1） 该存储器能存储多少个字节的信息？ （2） 如果存储器由 512K×8位 SRAM芯片组成，需要多少芯片？ （3） 需要多少位地址作芯片选择？ 20 解：（ 1）∵ 2 = 1M， ∴ 该存储器能存储的信息为： 1M×32/8=4MB （2）（1024K/512K）×（32/8 ）= 8 （片） （3） 需要 1 位地址作为芯片选择。 （选择两个 512K×32 位的存储体 ） 2. 已知某 64 位机主存采用半导体存储器， 其地址码为 26 位，若使用 256K×16 位的 DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问： （1） 每个模块板为 1024K×64 位，共需几个模块板？ （2） 每个模块板内共有多少 DRAM芯片 ? （3）主存共需多少 DRAM芯片 ? CPU如何选择各模块板？ 26 20 解： (1) 最大主存空间为： 2 ×64 位，每个模块板容量为： 1024K×64 位=2 ×64 位 设：共需模块板数为 m： 26 20 则： m= （2 ×64 位） / （2 ×64 位） = 64 ( 块) (2). 设每个模块板内有 DRAM芯片数为 n: n=( / ) ×(64/16)=16 ( 片 ) (3) 主存共需 DRAM芯片为： m×n = 64 ×16=1024 ( 片 ) 每个模块板有 16 片 DRAM芯片，容量为 1024K×64 位，需 20 根地址线 ( A19~A0) 完成模块 板内存储单元寻址。 一共有 64 块模块板，采用 6 根高位地址线 ( A25~A20) ， 通过 6:64 译码器译码 , 产生片选信号对各模块板进行选择。 3． 用 16K×8位的 DRAM芯片组成 64K×32 位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读 / 写周期为 0.5 μS, CPU在 1 μS 内至少要访问一次。试问采用哪种刷 新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需 的实际刷新时间是多少？ 解：（ 1）组成 64K×32 位存储器需存储芯片数为： N= （64K/16K）×（ 32 位/8 位） =16 （片）。 每 4 片组成 16K×32 位的存储区， 有 A13~A0 作为片内地址， 用 A15、A14 经 2:4 译码器产生片选信号 ，逻辑框图如下所示： （2）依题意，采用异步刷新方式较合理，可满足 CPU在 1 μS 内至少访问内存一 次的要求。 设 16K×8位存储芯片的阵列结构为 128 行× 128 列，按行刷新，刷新周期 T=2ms， 则异步刷新的间隔时间为： 则两次刷新的最大时间间隔发生的示意图如下： 可见，两次刷新的最大时间间隔为ｔ ｍａｘ ｍａｘ ｔ ＝15.5-0.5=15 ( μS) 对全部存储单元刷新一遍所需时间为 tR tR ＝0.5 ×128=64 ( μS) 7．某机器中， 已知配有一个地址空间为 0000H-3FFFH的