- 1、本文档共10页,其中可免费阅读6页,需付费100金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
- 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
加法器实验报告
作者:
日期:
一、实验目的
?熟悉Q u a rt u s □仿真软件的根本操作,用逻辑图和VHDL语言设计加法器并验证.
二、 实验内容
?1、熟悉Quartu s □软件的根本操作,了解各种设计输入方法〔原理图设计、文本设计、波 形设计〕
?2、用逻辑图和 VHDL语言设计全加器并进行仿真验证;
?3、用设计好的全加器组成串行加法器并进行仿真验证 ;
4、用逻辑图设计4位先行进位全加器并进行仿真验证 ;
三、 实验原理
1.全加器
全加器英文名称为full-ad d e r,是用门电路实现两个二进制数相加并求出和 的组合线路,称为一位全加器.一位全加器可以处理低位进位,
文档评论(0)