ARM的异常处理过程分析整理.pdfVIP

ARM的异常处理过程分析 (2012-05-23 22:29) 标签 : 异常 ARM 分类： ARM 近来翻了翻 uC/OS-II 官网给出来的 ARM7-ARM9 移植手册 （AN-104 ），分析了在 ARM 中移植的问题，想想从来没有认真的学习过 ARM 的汇编，趁着这个机会复习复习吧。其实 底层的东西才是创造力的心脏。 其中的移植代码中存在的很多问题比如中断的关闭和开启， 任务级别的情景切换， 中断 到任务的情景切换都是我们在平时移植中讲到， 我也不在此强调了。 在官网中提供的移植过 程中存在异常处理机制， 这个本不是在移植过程中考虑的， 但是文档中确实提供了一个比较 好的处理方式。我在此对这一段时间的学习做一个总结。 首先需要了解 ARM 的异常处理机制，异常是每一种处理器都必须考虑的问题之一，关 键在于如何让处理，返回地址在什么位置都是需要考虑的， ARM 中支持 7 种异常， 其中包括复位、 未定义指令异常、 软中断异常、 预取指令中止、 数据中止、 IRQ 、IFQ 。每一种异常运行在特定的处理器模式下。我在此逐一的分析。 一般异常发生后， CPU 都会进行一系列的操作，这些操作有一部分是 CPU 自动完成， 有一部分是需要我们程序员完成。 首先说明 CPU 会自动完成的部分，用 ARM 结构手册中的代码描述如下： R14_exception_mode = return link //这个可以参看寄存器的说明，两个作用 SPSR_ exception_mode = CPSR CPSR[4:0] = exception mode number CPSR[5] = 0 ; //AEM 指令 If exception_mode==Reset or Fiq then // 只有在复位和 FIQ 模式下才会关闭 FIQ 中断 CPSR[6] = 1 ; CPSR[7] = 1 ; //任何异常模式下都会关闭 IRQ 中断 PC = exception vector address 从上面的代码中我们可以发现 CPU 自动处理的过程包括如下： 1、 拷贝 CPSR 到 SPSR_mode 2、 设置适当的 CPSR 位： 改变处理器状态进入 ARM 状态；改变处理器模式进入相 应的异常模式；设置中断禁止位禁止相应中断。 3、 更新 LR_mode ，这个寄存器中保存的是异常返回时的链接地址 4、 设置 PC 到相应的异常向量 以上的操作都是 CPU 自动完成，异常的向量表如下： 返回地址问题 异常的返回地址也是需要我们注意的地方，不同的异常模式返回地址也是存在差异的， 这主要是因为各种异常产生的机理存在差别所导致的。 这样我们的需要在异常进入处理函数 之前或者在返回时调整返回地址， 一般采用进入异常处理函数前进行手动调整。 下面每一种 异常 R14 保存的值都给了出来， 其中也包含了 CPU 自动处理的部分，根据保存的 R14 就可 以知道怎样实现地址的返回。 复位异常： 可以看出该模式下的先对来说返回地址也比较简单，不需要做太多的描述。 未定义的指令异常： 返回的方式也比较简单： MOVS PC, R14 软中断异常： 返回的方式也比较简单： MOVS PC, R14 预取指令中止异常： 返回需要做下面的调整： SUBS PC, R14, #4 数据中止 返回地址需要做