verilog串口通信程序.docx

FPGA 实现 RS-232 串口收发的仿真过程 (Quartus+Synplify+ModelSim )(2007-09-11 12:17:37) 网上关于RS-232的异步收发介绍得很多，最近没事学着摸索用 ModelSim来做时序仿真， 就结合网上的参考资料和自己的琢磨，做了这个东西。 针对我这个小程序结合 FPGA的开发流程，主要走了以下几步： .文本程序输入(Verilog HDL ) .功能仿真(ModelSim ,查看逻辑功能是否正确，要写一个 Test Bench) .综合(Synplify Pro,程序综合成网表) .布局布线(Quartus II,根据我选定的FPGA器件型