7《电子技术基础》复习题-时序逻辑电路.docVIP

7.《电子技术基础》复习题-时序逻辑电路 7.《电子技术基础》复习题-时序逻辑电路 PAGE / NUMPAGES 7.《电子技术基础》复习题-时序逻辑电路 《电子技术基础》复习题 时序逻辑电路 一、填空题 : 1. 具有“置 0”、 “置 1”、“保持”和“计数功能”的触发器是（ ） 2.触发器有门电路构成，但它不同门电路功能，主要特点是：  （  ） 型触发器的直接置  0 端  Rd、置  1 端  Sd 的正确用法是（  ） 4.按触发方式双稳态触发器分为：  （  ） 5.时序电路可以由（  ）组成 6.时序电路输出状态的改变（  ） 7.通常寄存器应具有（  ）功能 8.通常计数器应具有（  ）功能 9. M  进制计数器的状态转换的特点是设初态后，每来（  ）个  CP时，计数器又重回初态。 10.欲构成能记最大十进制数为  999 的计数器，至少需要（  ）个双稳触发器。 11.  同步时序逻辑电路中所有触发器的时钟端应  （  ） 。 二、 选择题 : 1.计数器在电路组成上的特点是（ ） a)有 CP输入端，无数码输入端 b) 有 CP输入端和数码输入端 c) 无 CP输入端，有数码输入端 2.按各触发器的状态转换与 CP 的关系分类，计数器可分为（ ）计数器。 a）加法、减法和加减可逆 b）同步和异步 c）二、十和 M 进制 3. 按计数器的状态变换的规律分类，计数器可分为（ ）计数器。 a）加法、减法和加减可逆 b）同步和异步 c）二、十和 M 进制 4 按计数器的进位制分类，计数器可分为（ ）计数器。 a）加法、减法和加减可逆 b）同步和异步 c）二、十和 M 进制 5. n 位二进制加法计数器有（ ）个状态，最大计数值是（ ）。 a） 2n-1 b） 2n c）2 n-1 6.分析时序逻辑电路的状态表，可知它是一只（ ）。 (a) 二 进 制 计 数 器 (b) 六进制计数 (c) 五 进 制计数器 C Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 1 3 1 1 0 4 1 1 1 5 0 0 0 7.分析如图所示计数器的波形图，可知它是一只（ ）。 (a) 六 进 制 计 数 器 (b) 七 进 制 计 数 器 (c) 八 进 制 计 数 器 C Q0 Q1 Q2 8、逻辑电路如 图 所 示， 当 A=“0”，B=“1”时， C 脉 冲 来 到 后 JK触 发 器（ ）。 (a) 具有计数功能 (b) 保 持 原 状 态 (c) 置“ 0” (d) 置“ 1” 1 A 1 SD B ≥1 J Q Q C K Q 1 RD 9、逻辑电路如图所示， t 瞬 间 输 出 Q 为 (  分 析 )。  C， S，R 的  波 形，当  初 始 状  态 为“ 0”时， (a) “ 0” (b) “ 1” (c) Q SD S Q C C R Q S RD R t1 10、 555 集成定时器 电路如图所示，为 使 输 出 电 压 u 由 低 电 压 变 为 高 电 压，则输入端6和2 的电压应满足（ ）。 (a)uI6 2 UCC ， uI2 1 UCC 3 3 (b) uI6 2 UCC ， uI2 1 UCC 3 3 (c)uI6 2 UCC ， uI2 1 UCC 3 3 U CC 8 4 5kΩ 5 A 1 6 uI6 R Q D 5kΩ 2 S D Q 3 uI2 uO3 A 2 5kΩ T 7 1 11、逻辑电路如图所示，当“ ”， “ ”时，C脉冲来到后D 触发器( A= 0 B= 1 )。 (a) 具 有 计 数 功 能 (b) 保 持 原 状 态 (c) 置“ 0” (d) 置“ 1” 1 A ≥1 D Q B =1 C C Q 12、时序逻辑电路如图所示，原状态为“00”，当发出寄存和取出指令后的新状态为 （ ）。 (a) 1 1(b) 1 0 (c) 0 1 Q1 Q0 1 1 Q Q 取出指令 SDRD SDRD 清 零 寄存指令 d1 1 d0 0 13、 分 (a)  析 二  某时序逻进制计数  辑电路状态表， 判定它是（ 器 (b) 十 进 制 计 数 器 (c) 其 它计  ）。 数  器 C Q4 Q3 Q2 Q1 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0 10 0 0 0 0 三、非客观题  : 1.由  555  集 成 定  时 器  组